光刻胶、CMP、EDA：半导体国产化三大短板的2026年进展

半导体国产化讨论了很多年，但真正的卡脖子不在晶圆厂的产能，而在三个更上游的环节：光刻胶、CMP（化学机械平坦化）和EDA（电子设计自动化）。

这三个环节有共同特征：技术壁垒来自专利与生态，不是单纯的资金投入问题；客户认证周期长达18-36个月；全球市场高度寡头化，前三名合计市占均超过80%。2026年，三个环节的进展分化已相当清晰。

三大短板全景：一张表看清楚

从产业链内部看，光刻胶、CMP、EDA三个环节的国产化程度、全球格局和代表性国内企业如下。需要说明的是，「国产化率」统计口径在行业内有争议，以下数据为主流研究机构的中位估算^[1]。

三个环节的进展速度差异显著：CMP走得最快，EDA有结构性进展但周期长，光刻胶的突破主要集中在KrF层面，ArF和EUV短期内仍是空白。

光刻胶：技术壁垒最深，国产化最慢

光刻胶是芯片制造中消耗最快的耗材之一，直接决定光刻分辨率和工艺良率。从产业链内部看，光刻胶的技术难点不在配方，而在底层化学合成能力——光致酸产生剂（PAG）、成膜树脂（聚合物主链）、溶剂体系三大核心成分均有大量专利壁垒，日本企业（JSR、信越化学、富士胶片、TOK）在这一领域深耕超过40年^[1][2]。

供应链的真实信号是：国内企业的KrF光刻胶已经在部分非关键层（场氧化层、接触孔层等精度要求相对低的工艺步骤）实现小批量导入，北京科华和晶瑞电材均有客户验证记录。但关键层KrF光刻胶（用于栅极等精度要求最高的步骤）和ArF光刻胶，至今没有大规模商业化进入主流晶圆厂的案例^[2]。

为什么ArF这么难？

ArF光刻胶（193nm波长）是28nm以下制程的核心耗材，其性能要求比KrF高出一个数量级：分辨率、线宽粗糙度（LWR）、缺陷密度必须同时满足严苛标准。国内企业最接近商业化的是徐州博康，其ArF产品已进入部分客户验证流程，但量产交付时间仍未明确^[2]。

更深层的问题是认证壁垒。进入台积电或中芯国际的ArF供应链，需要通过晶圆厂的材料认证（18-36个月）、工艺整合验证、以及可靠性测试。即便产品技术参数达标，首次导入的风险溢价也使得晶圆厂采购决策极为保守——这与上一轮周期不同的是，现在的压力来自客户端的主动推动，而非仅靠政策驱动。

EUV光刻胶（13.5nm波长）的壁垒则是另一个量级。全球能商业供应EUV光刻胶的企业只有JSR、信越化学和TOK三家，国内目前没有任何企业进入EUV光刻胶的商业化阶段，甚至没有接近量产的产品管线披露。这一环节的国产化，在2026年可以视为空白^[1]。

CMP：三个子环节进展不一，设备端最有看头

化学机械平坦化（CMP）是将芯片表面多余材料磨平的工艺，由抛光液（slurry）、抛光垫（pad）和设备三个子环节构成。这是三大短板中国产化进展最实质性的一个。

抛光液方面，安集科技是国内最接近主流制程的供应商。其铜互连CMP抛光液已进入中芯国际28nm制程的供应链，是目前国内CMP材料国产化程度最高的单点案例。鼎龙股份的抛光垫同样在部分本土晶圆厂完成认证，已有小批量采购记录。整体国产化率从2023年的约10%提升至2026年的15-20%，进展明显但仍处于较低基数^[3]。

华海清科：设备端的标志性突破

CMP设备的进展比材料端更具标志性。华海清科2025年获得中芯国际规模采购订单，其12英寸CMP设备已在多个工艺节点完成验证。这是国内CMP设备首次进入主流逻辑芯片代工厂的批量供货，意义在于打通了从小批量验证到规模化采购的关键节点^[3]。

盛美半导体则专注于湿法清洗设备，与CMP工艺强相关，在部分存储器工厂也有客户验证记录。从行业内部看，设备端的进展快于材料端，主要原因是设备的认证逻辑更可控——晶圆厂可以用单台机器跑验证批次，而材料（尤其是抛光液）一旦切换涉及整个工艺模块的重新优化，风险更高。

2026-2027年，随着国内晶圆厂的持续扩产（中芯国际上海、北京，华虹无锡，合肥晶合等），本土CMP设备和材料将迎来最大规模的本土化采购需求窗口——这是CMP国产化的核心驱动逻辑，而非纯粹的技术突破。

EDA：软件+专利双重壁垒，突破在细分赛道

EDA（电子设计自动化）是三大短板中市场规模最小、但战略地位最高的环节。Synopsys、Cadence和Siemens EDA（原Mentor Graphics）三家合计占全球约90%的市场份额，形成了半导体行业最高集中度的寡头格局^[1][4]。

国内EDA的突破路径是从细分领域切入，而非正面竞争。华大九天专注模拟IC设计全流程EDA（运放、ADC/DAC、PMIC等），在这一细分领域的国内市占率约30-40%；概伦电子则聚焦SPICE电路仿真和良率分析工具，在晶圆厂端（工艺验证方向）有较强积累^[4]。

数字IC全流程：国内最大的空白地带

数字IC的EDA流程（从RTL代码到GDSII版图）包含逻辑综合、静态时序分析（STA）、布局布线（P&R）等核心工具，Synopsys的Design Compiler和IC Compiler、Cadence的Innovus几乎垄断了这一链条。国内目前没有能够支持28nm以下先进制程数字IC完整设计流程的本土EDA工具链——这是三大短板中技术差距最大的单点^[1][4]。

下游客户已开始感受到压力。美国出口管制在EDA领域的范围在持续收窄：Synopsys和Cadence已收到限制向部分中国客户出口先进节点EDA工具的要求。对于在14nm以下制程设计的国内芯片公司，工具链的持续可用性是一个真实的中长期风险变量。

这也是为什么大基金三期把EDA列为重点投向之一——这不只是国产化的问题，而是设计生态安全的问题。但资本投入不能直接换来技术能力，EDA工具的开发需要大量算法积累和工艺PDK适配工作，5-10年是更现实的时间框架。

政策与资本催化：大基金三期的方向信号

2025年底，国家集成电路产业投资基金三期（大基金三期）完成募集，规模约3440亿元，是一期（1387亿）和二期（2042亿）之和的近两倍。从披露信息看，三期明确将材料（光刻胶为重点）、设备和EDA列为优先投向，这是与前两期以制造和封测为核心不同的结构性变化^[5]。

政策催化的作用机制有两层：第一层是直接提供研发资金，降低企业在认证周期内的财务压力；第二层是通过政策性采购要求，推动晶圆厂加速验证国产材料和工具——这是更关键的那一层，因为认证周期缩短才是国产化提速的真正瓶颈。

2026年科技部卡脖子攻关专项持续推进，光刻胶和EDA被列入重点突破方向。但与上一轮周期不同的是，当前政策更注重可验证的技术里程碑而非单纯的国产化率数字——这与行业内部对虚报国产化的反思有直接关系。

投资参考：标的梳理而非推荐

本文不构成投资建议。以下梳理各环节的代表性A股标的，供研究参考。

从行业内部看，这批标的的共同逻辑是国内晶圆厂扩产带动本土材料/设备采购窗口，而非单纯的进口替代叙事。两者的区别在于：前者的需求是真实且增量的，后者依赖外部政策压力的持续性——2026年两条逻辑同时成立，但权重分配会随地缘政治变量而波动。

需要区分的是短期事件驱动和中长期结构性国产化。光刻胶、EDA的国产化是5-10年维度的中长期结构性主题；CMP的国产化在2-3年维度已有可兑现的具体标志。投资者若按同一时间维度定价这三个环节，可能会系统性低估CMP（低估兑现速度）或系统性高估ArF光刻胶（高估突破时间节点）。

数据来源

• [1] SEMI全球半导体材料市场报告（2025年度）及产业链调研汇总
• [2] 中国半导体行业协会（CSIA）2025年光刻胶国产化专题报告
• [3] 安集科技、华海清科、鼎龙股份各公司年报及投资者关系披露（2024-2025）
• [4] 华大九天、概伦电子各公司年报及招股说明书；Gartner EDA市场份额报告（2025）
• [5] 国家集成电路产业投资基金三期相关公告及科技部卡脖子攻关专项进展

By m8 康哥。行业内部研究者视角，深耕产业链上下游。

免责声明：本文为基于公开资料的行业研究与分析，不构成任何投资建议、买卖推荐或目标价预测。投资者应独立判断、自行承担风险。所引用数据仅供参考，不代表m8立场。