NVLink Switch与光背板/光电封装/2026本文核心聚焦2026年AI算力底层架构的历史性分野：当NVLink单通道速率跨越200G时，物理法则迫使跨机柜互连从铜缆较大程度转向共封装光学（CPO）与光背板。m8观点认为，2026年是CPO量产与商业化的真正元年，NVIDIA在Rubin架构下的NVL576集群全面拥抱硅光技术，将较大程度重塑万亿美元级别的网络硬件价值链。 该变量直接决定了AI产业链中先进封装、光引擎及高速铜缆供应商的价值再分配，并驱动底层基础设施向液冷演进。m8观点：一句话先说
结论
CPO与硅光技术在2026年正式跨越实验室验证阶段，成为单通道200G时代大规模AI计算集群（Scale-up跨机柜互连）突破“功耗墙”与“带宽墙”的唯一量产路径；传统铜缆的主战场将不可逆地收缩至单一机柜内部，光电共封装正在对整个算力网络互连的硬件价值链进行底层的结构性重塑。
为什么这个变量在 2026 年重要2026年被视为光通信乃至整个算力基础设施架构的历史性分水岭，其
核心逻辑
在于单通道传输速率向200G的物理跃迁，导致传统铜缆与基于数字信号处理器（DSP）的可插拔光模块的物理法则与经济模型双双失效。
在过去的数据中心架构中，网络交换层的升级往往是渐进式的，但随着大型语言模型向多万亿参数级别（如GPT-5及之后的模型）迈进，AI工厂的网络要求发生了质变。
NVIDIA的Blackwell架构及其后续的Rubin架构，将GPU间双向通信带宽推升至前所未有的水平，第六代NVLink协议下的双向带宽达到了3.6 TB/s。
为了将成百上千个机柜组合成一个单一的“巨型GPU”共享内存域，NVIDIA推出了从NVL72向NVL144甚至NVL576（连接8个机柜）演进的Scale-up集群方案。
这一演进在2026年撞上了一堵被称为“铜退光进”的刚性物理墙。
高频电信号在铜线介质中传输时，会遭遇严重的趋肤效应（Skin Effect）和介质损耗，导致信号沿电缆表层传输并向外辐射能量，从而引发极高的衰减与相邻线缆间的串扰。
在100G速率时代，带有信号放大的有源电缆（AEC）能够勉强支撑约5米的传输距离；然而，当单通道速率翻倍至200G时，AEC的极限物理可用传输距离断崖式下跌至3米左右。
以NVIDIA的GB300 NVL72机柜为例，单机柜宽度约为0.6米，当系统扩展至由8个机柜并排组成的NVL576集群时，其物理跨度接近5米，这意味着在跨机柜的Scale-up网络中，铜缆已经完全无法覆盖设备间的物理距离，跨机柜互连必须依赖光通信。
NVIDIA创始人黄仁勋也明确指出，在发展到NVL1152规模时，系统将全部采用CPO架构，因为铜缆的传输距离已触及绝对极限。
除了物理距离的限制，功耗与信号完整性的倒逼也是促使这一变量在2026年爆发的核心原因。
传统的1.6T可插拔光模块单端口功耗高达30W左右，其中内置的DSP芯片消耗了超过一半的电量预算，用以补偿长距离电信号在PCB板上的衰减。
在动辄包含数万到十万张GPU的顶级AI工厂中，例如一个拥有128,000张GPU的集群，需要部署超过65万个独立的光模块，这使得后端网络结构消耗了整个集群三层架构中高达86%的网络分配电力。
这种能耗模型是数据中心运营商无法承受的。
通过采用CPO（共封装光学）技术，将硅光子引擎直接与交换机ASIC同封装在单一基板上，电信号在印制电路板（PCB）上的走线距离从几厘米缩短至几毫米微观尺度，信号损耗从约20dB骤降至4dB。
这一架构创新较大程度消除了对高功耗DSP重定时器的需求，不仅使网络延迟大幅降低，还将每端口的网络功耗效率提升了5倍，同时提升了高达63倍的信号完整性和10倍的网络弹性。2026年之所以成为关键的爆发节点，是因为供给侧的产能与技术闭环在这一年正式兑现。
台积电（TSMC）的COUPE（紧凑型通用光子引擎）平台在2026年进入全面量产阶段，NVIDIA的Quantum-X800（InfiniBand）与Spectrum-X800（Ethernet）CPO交换机也于2026年下半年实现大规模交付。
技术路线从概念设计走向核心机房的实地部署，使得2026年成为验证光电融合商业化逻辑、重塑算力网络版图的最重要年份。
产业链和
公司映射CPO与光背板产业的崛起并非单一技术的替代，而是对半导体前道制造、先进封装、光电元件设计、精密组装等多个环节的深度整合。
从公开资料的梳理来看，该生态的价值分布正在发生剧烈的跨界转移，传统的光通信模块大厂、芯片代工巨头以及高速连接器企业都在重新寻找自身的生态定位。
在顶层架构与系统规则制定者层面，NVIDIA无疑是CPO架构最激进的推动者与绝对核心。
为了确保其下一代AI工厂不会被光学组件产能所掣肘，NVIDIA在2025年至2026年间投入了超过45亿美元的巨资进行供应链“包底”与深度绑定。
这其中包括分别向激光器巨头Coherent和Lumentum注资20亿美元，以及向光纤制造巨头Corning（康宁）提供5亿美元（若权证全额行权可达32亿美元）的资金支持，以扩充美国的先进光学制造与连接产能。
通过其NVLink Fusion生态系统，NVIDIA还引入了Ayar Labs与Marvell等合作伙伴，允许第三方芯片与定制XPU通过光学接口无缝接入NVIDIA的机架级平台。
与此同时，Broadcom（博通）作为以太网CPO交换机芯片的商业化先驱，正式发布了其Tomahawk 6-Davisson平台，该平台集成了16个6.4T的硅光引擎，提供高达102.4 Tb/s的交换容量，功耗较传统方案降低了70%，这标志着不仅在专有Scale-up网络，即使在标准以太网Scale-out领域，CPO也已具备量产条件。
核心代工与先进封装平台是决定CPO产能释放速度的咽喉。
台积电（TSMC）通过其COUPE技术平台确立了在光电共封装领域的绝对底层统治力。
在2026年的技术论坛上，TSMC明确将COUPE作为AI芯片的下一个核心关键词，该平台利用SoIC键合技术，将电子集成电路（EIC）与光子集成电路（PIC）进行3D堆叠，并进一步整合入CoWoS封装中。
TSMC在2026年投产的200Gbps微环调制器，其单模硅波导损耗极低，误码率被控制在极高水准，这直接推动了光通信从模块组装级向晶圆制造级的产业跃迁。
日月光（ASE）和安靠（Amkor）等OSAT厂商也在积极争夺CPO后道封装的代工订单，进一步完善了先进封装产能的供给结构。
在光模块与硅光引擎领域，A股及港股市场的中国核心供应商展现出了极强的业绩弹性与技术卡位能力。
中际旭创（Zhongji Innolight）作为全球光模块市场份额的领军者，在2025年占据了21.2%的全球市场份额，并于2026年7月启动了规模高达70亿美元的赴港上市计划。
其引入了淡马锡、腾讯、阿里等33家全球顶级基石投资者，募资核心指向1.6T及下一代3.2T超高速光学产品的产能扩张。
其2026年第一季度净利润达到57.4亿元人民币，单季利润即超过前一年全年的一半，展现了AI对高端光学互连的强劲拉动。
新易盛（Eoptolink）则在OFC 2026展会上首发了基于硅光的6.4T NPO（近封装光学）方案以及业界首款前端面板带宽密度达到204.8 Tbps的12.8T液冷XPO可插拔模块，其2026年上半年净利润预告达到70亿至80亿元人民币，同比明显增长。
天孚通信（Tianfu Communication）作为光引擎与高端无源器件的上游核心“卖水人”，其FAU（光纤阵列单元）和ELS（外置光源）产品在CPO架构中不可或缺。
随着全球AI基础设施加速建设，天孚通信在2026年上半年的净利润同比增长25%至45%，其超精密、高密度的光互连解决方案成为硅光集成链路中的关键一环。
尽管光通信在跨机架互连中高歌猛进，但传统高速连接器厂商并未完全退出历史舞台，而是在机架内部署了坚固的“防守反击”。
在NVL72这种单一机柜内，长达两英里、重型密集的5000根NVLink铜缆依然是绝对主力，因为在短于两米的极短距离内，被动铜缆依然享有不可替代的成本与“零功耗”优势。
Amphenol（安费诺）推出了ExtremePort QSFP-DD 224G和Paladin HD 224Gb/s等极高密度背板连接器，而TE Connectivity（泰科电子）则发布了AdrenaLINE Slingshot系列224G电缆背板解决方案。
这些产品利用复杂的物理屏蔽、无损耗的公母同体接口设计以及明显的阻抗控制（100% VNA测试），硬生生在物理定律的边缘将铜线传输的生命周期延续到了单通道200G时代，维持着同机柜内部高速连接的性价比护城河。
关键数据与对比表为了直观展现技术代差与演进逻辑，以下通过两组数据表拆解传统铜缆、可插拔光模块与CPO（共封装光学）的绝对性能差异，以及这一技术在万卡级别算力集群中产生的大规模经济学效益。
深入的数据分析进一步印证了向光电封装转移的可能性，更多深度数据可参考研究归档。
表 1：AI集群互连底层技术路径核心参数对比 (1.6T / 200G per lane 时代)技术维度传统电缆背板 (AEC/DAC)传统可插拔光模块 (DSP Pluggable)共封装光学 (CPO / NPO)核心物理介质铜 (电信号)单模/多模光纤 (光信号)单模硅光微环/光纤 (光信号)主要应用部署场景单一机柜内部极短距互连 (<3米)跨机柜、数据中心大尺度互连 (Scale-out)极高密度跨机架集群主干 (如NVL576 Scale-up)单端口典型功耗 (1.6T)极低 (DAC无源，AEC~5W)高 (~30W，DSP占据主要功耗)极低 (~9W，消除重定时器DSP需求)ASIC到光引擎物理路径不适用厘米级 (引发布局布线与高频衰减灾难)毫米至微米级 (2.5D/3D晶圆级封装)电信号衰减与损耗随频率与距离非线性剧增，极易受串扰约 20 dB (需强力信号补偿)约 4 dB (路径极短，信号完整性极高)系统散热与冷却压力粗大线缆严重阻挡风道，机柜内热岛效应前面板热流密度极高，成为结构设计瓶颈与交换机ASIC共享高功率液冷冷板维护机制与可服务性极易维护，低成本即插即用易维护，支持热插拔，但包含DSP组件故障率较高极难维护，光引擎与芯片焊死，需依赖外部光源(ELS)维保系统面板带宽密度极低，占用大量物理空间中等 (受限于前面板OSFP等物理笼子体积)极高 (较大程度打破前面板物理尺寸极限，支持百Tbps级交换)分析表1可知，铜线在单通道速率突破200G后，其可用长度断崖式萎缩，较大程度丧失了跨机架（如5米以上）互连的物理可行性。
而可插拔光模块虽然解决了距离问题，但其沉重的DSP功耗与极高的面板物理密度限制，使其无法满足下一代如Spectrum-X 409.6 Tb/s这种怪物级交换机的集成需求。
CPO架构通过将光电转换推移至ASIC周围数毫米处，成功实现了带宽、功耗与物理密度的“不可能三角”平衡。
表 2：CPO架构在大型AI集群中的系统级“省电”与“算力释放”飞轮效应(数据依据：基于NVIDIA Q3450-LD光子交换机单台 3.95kW 与 传统 7.0kW 插拔交换机的功耗差值测算)算力集群规模配置需部署的CPO交换机预估数量网络层直接节约的绝对功耗总和节约电力等效可额外支撑的 GPU 数量 (按单卡1400W TDP计)576 GPUs (如单集群NVL576)12 台37 kW+ 26 张 旗舰级 GPUs4,608 GPUs (中型企业级集群)100 台305 kW+ 217 张 旗舰级 GPUs10,368 GPUs (顶级CSP云端集群)216 台658 kW+ 470 张 旗舰级 GPUs41,472 GPUs (超大型国家级智算)1,440 台4,392 kW+ 3,137 张 旗舰级 GPUs从表2的算力经济学账本可以清晰地看到，数据中心总电力包络是一个硬性上限。
在传统的架构中，网络设备作为“不产生Token”的纯消耗节点，占据了惊人的电力配额。
通过全面部署CPO架构，仅在四万张GPU规模的集群中，网络层节约的超4兆瓦（MW）电力，即可直接转化为超过三千张高端GPU的纯算力产出。
在Agentic AI（代理式AI）和无休止的预训练时代，这种电力向算力的直接转化，是降低每Token总拥有成本（TCO）的最强力杠杆，也是超级云厂商无法拒绝CPO诱惑的根本原因。
宏观、资金或技术约束尽管2026年描绘了光通信升级的宏大蓝图，但在这一前沿技术规模化落地的过程中，整个产业依然面临着难以逾越的宏观环境、资金投入与底层物理技术的刚性约束。
这些约束条件构成了该变量在未来两年内能否如期兑现的现实阻力。
首先，晶圆级先进封装产能与尖端测试设备构成了最致命的量产制约。
CPO的本质是将传统光模块的制造工艺，从劳动力密集的“组装厂”硬生生转移到了资本密集的“晶圆厂”。
台积电的SoIC与CoWoS产能本身就是全球AI计算芯片（如GPU、CPU、HBM）卡脖子的核心咽喉。
据产业链披露，到2026年底，台积电SoIC的月产能目标仅为3万至4万片晶圆。
在这种极端供需失衡的背景下，再将光子引擎（PIC）加入排产队列，势必加剧先进封装产能的挤兑。
此外，微米级精度的晶圆键合、光纤阵列高精度耦合（FAU）等工艺需要极度特殊的半导体光学测试与组装设备，诸如联讯仪器、ficonTEC等设备供应商的交期与产能，也是短期内限制CPO大规模放量的隐性墙壁。
其次，是令人望而生畏的极高热密度与散热墙挑战。
传统插拔式光模块的热源分散在机柜宽阔的前面板上，而CPO架构则将数十个高频光引擎与功耗高达数百甚至数千瓦的核心交换芯片（或计算ASIC）紧密贴合在面积仅有几平方厘米的同一基板上，这造成了极其恐怖的局部热流密度。
众所周知，光通信中的核心发光元件（如激光器）对高温极为敏感，如果在如此恶劣的热力学环境下运行，光源的寿命将遭遇断崖式下降。
因此，当前NVIDIA等厂商的方案强制要求采用液冷介入，例如Q3450-LD交换机便配备了双循环的UDQ4液体冷却快拆接头，并且为了规避热区，无奈将激光光源以可插拔模块（ELS）的形式剥离并外置于前面板。
这使得机房的供电与冷却基础设施面临较大程度的改造，传统的风冷液冷专题机房完全无法兼容新一代的CPO算力集群。
不仅如此，为了应对突发的巨大算力瞬变带来的电网负荷，MGX机架甚至需要引入大规模电容进行智能功率平滑（Intelligent Power Smoothing），这无疑巨幅推高了基础设施的建设成本。“不可热插拔”所带来的维护噩梦，是阻碍传统云厂商接受CPO的最大心理障碍。
长久以来，数据中心运维极度依赖可插拔模块的“插拔即用”特性，出现故障时运维人员只需在机架前拔掉损坏模块换上新件，全程不影响系统主体运行。
而在CPO架构中，光通信引擎与ASIC高度集成并直接“焊死”。
如果在高强度运行中哪怕只有一个硅光通道出现物理损坏，运维人员都无法在现场进行简单的部件更换，这可能导致需要将整块包含核心芯片的主板进行返厂维修，或者依赖系统进行极为复杂的冗余链路重路由操作。
这也解释了为何在以太网Scale-out侧，业界仍在疯狂探索LPO（线性驱动插拔）或NPO（近封装光学）等作为CPO的过渡性替代方案，试图在降低功耗的同时，艰难保留前端可插拔的便利性。
最后，行业标准与生态的严重碎片化也是不可忽视的阻力。
NVIDIA在其NVLink及InfiniBand网络中强势推行高度闭环的私有CPO技术标准；而Broadcom则联合其他云计算巨头组建Open CPX MSA等联盟推行以太网CPO标准。
不同厂商在光纤接口、激光器频段、基板引脚定义上尚未形成如同QSFP-DD时代那样统一的全球标准，这使得早期的终端客户面临被单一硬件供应商深度绑定的巨大商业风险。
风险与证伪在行业一片“光进铜退”的狂热声浪中，从研究的客观中性出发，必须冷静跟踪并提示可能导致CPO渗透率不及预期，或技术路线发生重大偏移的风险节点。
这些证伪条件如果触发，将大幅修正对当前光通信产业链高估值的预期。
风险之一在于铜缆技术生命周期的超预期延长。“凡是能用铜解决的，绝不用光”依然是网络架构工程师的铁律，因为光电转换的本质伴随着高昂的成本与固有的复杂性。
通过在电缆两端加入更先进的PCIe重定时器（Retimer）或新型DSP芯片，采用更高规格的铜导体，乃至引入PAM6或PAM8等更为明显的信号调制解调技术，铜缆的生命力极其顽强。
如果在2026至2027年期间，Amphenol、TE Connectivity或Marvell等厂商能够通过材料学或算法突破，以极低的成本将224G单通道下的铜缆传输距离扩展到足以覆盖5米以上的跨机柜互连长度，那么CPO在Scale-up（垂直扩展）层面的刚性需求将被大幅削弱，其爆发的时间节点可能会被推迟数年。
风险之二在于硅光芯片及外置大功率激光器的良率爬坡失败。
CPO架构极度依赖外置光源（ELS），而提供这种多通道、高稳定性的连续波（CW）激光器，其核心材料磷化铟（InP）的工艺门槛极高，目前全球产能高度集中。
如果上游激光器模块无法以合理的成本实现大规模量产，或者台积电的SoIC在键合脆弱的光子芯片与高发热电子芯片时，其封装良率无法覆盖极其高昂的掩膜和硅片制造成本，这将导致CPO架构的总拥有成本（TCO）在相当长一段时间内远高于“1.6T可插拔模块叠加传统交换机”的成熟方案。
在这种情况下，精打细算的云计算巨头（CSP）可能会在严格的资本开支审查中否决CPO的大规模部署计划。
风险之三，也是最核心的宏观风险，在于AI终端应用商业变现乏力引发的资本开支（Capex）骤降。
整个CPO与高速光模块产业链在2025至2026年的极度繁荣，完全建立在北美科技巨头及全球大型云厂商不计成本的AI基础设施“军备竞赛”投入之上。
一旦大模型在推理端的商业化（尤其是Agentic AI代理式人工智能的变现能力）未达市场预期，导致互联网巨头的自由现金流难以支撑无底洞般的算力建设，资本开支在2027年出现断崖式下跌。
在覆巢之下，CPO这种处于投入周期极早期、单体建设成本极为高昂的前沿技术，将首当其冲面临最惨烈的订单撤回与项目冻结风险。
后续观察变量对于专业研究和密切跟踪2026至2027年光互连领域的演进，市场情绪与炒作往往领先于基本面，因此以下具有前瞻性的先行指标需要进行高频验证：NVIDIA Vera Rubin NVL576 的实际交付与组网测试数据： 重点追踪其基于CPO技术的NVLink交换机在早期采纳者（如CoreWeave、Lambda等核心算力云厂商）中的实际物理上电表现。
特别是需要紧盯大规模光链路的现场故障率和MTBF（平均无故障时间），这是验证CPO架构能否胜任7x24小时高强度AI训练的最硬核指标。
TSMC COUPE 工艺的财报数据与先进制程产能指引： 在台积电未来的季度法说会及技术论坛上，密切跟踪SoIC产能的资本开支扩张速度，以及光电融合代工（COUPE 2.0及3D集成）的良率进展，代工巨头的实际排产数据是全行业出货量的绝对天花板。
超大型云厂商（Hyperscalers）资本开支中的“网络”结构占比： 观察AWS、Meta、Microsoft及Google每季度的财报披露，针对网络互连（Networking）硬件的资本开支增速是否如预期一样超过了纯计算节点（Compute）的开支增速。
这一结构的倾斜是算力集群化规模扩大的直接财务证据。1.6T插拔式光模块价格曲线与CPO套件的TCO交叉点： 密切跟踪以中际旭创、新易盛为代表的头部光模块厂商，其1.6T DR8等可插拔产品在量产后的降价斜率。
如果插拔式方案随着硅光技术的成熟降价极快，将会严重挤压CPO技术在短期内的商业生存空间，推迟技术拐点的到来。 FAQQ: CPO（共封装光学）在未来几年内会较大程度淘汰传统的插拔式光模块吗？
A: 短期内（未来3-5年）绝对不会。
在数据中心的Scale-out（跨集群前端网络扩展）和长距传输互连中，插拔式光模块（无论是800G还是1.6T）因其易于维护、标准化程度高、供应链极其成熟，依然将占据绝对的主流市场份额。
CPO当前主要锚定的细分市场是物理空间受限、带宽密度要求极高的Scale-up（如跨机架GPU集群内部无阻塞互连）场景。
在可预见的未来，两者将长期并存，在数据中心内形成“短距用CPO/铜缆，长距用插拔光学”的分层组网混合架构。
Q: 既然CPO技术的功耗与性能优势如此明显，为什么前几年没有大规模爆发？
A: 核心在于“痛点不够痛”。
在50G或100G SerDes信道时代，电信号通过PCB铜箔传输几厘米到前面板的损耗完全在工程控制范围内，系统只需使用低成本的DSP数字信号处理即可轻松进行信号补偿，整体方案成熟且成本低廉。
只有当通道速率走强至单通道200G时，由于严苛的物理定律（趋肤效应）导致高频信号在PCB板上“走不动”且发热严重，业界才被迫在走投无路之下，付出高昂的芯片级封装成本去拥抱CPO。
这纯粹是物理极限倒逼的产物。
Q: NVIDIA 的 GB300 NVL72 机柜号称是顶级AI设施，为什么机架内部还要保留长达两英里、5000根粗笨的铜缆背板，而不用全光化？
A: 这是基于极度理性的工程与经济学考量。
在单个NVL72机柜内部，最长组件间的物理传输距离小于2米。
在这个微观物理尺度内，被动铜缆依然能够通过精密的工艺勉强支持单通道200G的信号完整性。
更重要的是，被动铜缆不仅制造成本远低于任何光模块，而且几乎是“零功耗”。
基于数据中心“能用铜就绝不用光”的基本工程原则，单机架内依然是铜缆的天下；只有当需要将多个NVL72连接成NVL576，跨度达到数米、铜缆较大程度失效时，系统才会昂贵地切换到CPO光背板。
Q: CPO和光电封装的大规模应用，对数据中心的基础设施尤其是冷却设计有什么影响？
A: 影响是改变性的。
传统的机房风冷系统旨在解决分散在机柜广阔前面板的热量，但CPO技术将数十个发热的光引擎、核心计算ASIC和高带宽存储高度集中在仅仅几平方厘米的基板上，单芯片封装的综合功耗可突破数千瓦。
这种局部的极高热流密度使得任何形式的风冷都较大程度失效。
因此，CPO的普及将强制要求新一代智算中心全面过渡到冷板式液冷，甚至在未来采用浸没式液冷技术。
这不仅是互连技术的升级，更是与整个数据中心环境改造趋势深度绑定的革命。
参考来源
常见问题
既然CPO技术的功耗与性能优势如此明显，为什么前几年没有大规模爆发？
核心在于“痛点不够痛”。 在50G或100G SerDes信道时代，电信号通过PCB铜箔传输几厘米到前面板的损耗完全在工程控制范围内，系统只需使用低成本的DSP数字信号处理即可轻松进行信号补偿，整体方案成熟且成本低廉。 只有当通道速率走强至单通道200G时，由于严苛的物理定律（趋肤效应）导致高频信号在PCB板上“走不动”且发热严重，业界才被迫在走投无路之下，付出高昂的芯片级封装成本去拥抱CPO。 这纯粹是物理极限倒逼的产物。
NVIDIA 的 GB300 NVL72 机柜号称是顶级AI设施，为什么机架内部还要保留长达两英里、5000根粗笨的铜缆背板，而不用全光化？
这是基于极度理性的工程与经济学考量。 在单个NVL72机柜内部，最长组件间的物理传输距离小于2米。 在这个微观物理尺度内，被动铜缆依然能够通过精密的工艺勉强支持单通道200G的信号完整性。 更重要的是，被动铜缆不仅制造成本远低于任何光模块，而且几乎是“零功耗”。 基于数据中心“能用铜就绝不用光”的基本工程原则，单机架内依然是铜缆的天下；只有当需要将多个NVL72连接成NVL576，跨度达到数米、铜缆较大程度失效时，系统才会昂贵地切换到CPO光背板。
CPO和光电封装的大规模应用，对数据中心的基础设施尤其是冷却设计有什么影响？
影响是改变性的。 传统的机房风冷系统旨在解决分散在机柜广阔前面板的热量，但CPO技术将数十个发热的光引擎、核心计算ASIC和高带宽存储高度集中在仅仅几平方厘米的基板上，单芯片封装的综合功耗可突破数千瓦。 这种局部的极高热流密度使得任何形式的风冷都较大程度失效。 因此，CPO的普及将强制要求新一代智算中心全面过渡到冷板式液冷，甚至在未来采用浸没式液冷技术。 这不仅是互连技术的升级，更是与整个数据中心环境改造趋势深度绑定的革命。
