铜光互连边界/技术演进/2026m8认为，2026年AI基建正式进入“铜光精准分工”期。跨机柜（Scale-out）则全面依赖CPO接管。 本文拆解了224G信道损耗、Kyber机柜量产瓶颈及OCI标准博弈等核心变量，寻找物理极限与降本周期的系统级交叉点。m8观点：一句话先说

结论

在单通道 224G（112 GBaud PAM4）速率的大规模量产节点，物理规律迫使算力网络发生硬分化：超大型 AI 数据中心机柜内的短距通信正通过共封装铜缆（CPC）、混合有源线缆及极限高频 PCB 材料榨取铜介质的最后一滴红利；而跨机柜与千卡以上集群网络则在以太网 102.4T 交换芯片的推动下，彻底倒向共封装光学（CPO）与全光互连标准（OCI MSA）。

为什么这个变量在 2026 年重要2026 年是算力基础设施经历根本性物理阻力与架构转型的绝对分水岭。

过去几十年，数据中心内部的连接主要依赖电信号在印刷电路板（PCB）或普通铜缆中传输。

然而，随着大语言模型（LLM）的参数量向数万亿级甚至更大规模演进，模型训练中的张量并行（Tensor Parallelism）和专家并行（MoE）对集群内东西向数据流量提出了极其严苛的极低延迟和超大带宽要求。

这种需求直接催生了网络端口从 800G 向 1.6T 演进，而底层的物理承载则不可避免地跨入了单通道 224G（224 Gbps per lane, PAM4）时代。

单通道 224G 的普及之所以在 2026 年引发了“铜光边界”的剧烈重构，其核心在于物理层面的奈奎斯特频率（Nyquist frequency）跃升。224G 采用 112 GBaud 的符号率进行脉冲幅度调制（PAM4），这意味着信号基频从 112G 时代的 28 GHz 直接翻倍至 56 GHz。

在 56 GHz 这种极高频段下，传统 PCB 和铜介质面临着指数级增长的趋肤效应（Skin-effect）损耗和介电损耗。

工程数据表明，一个在 28 GHz 下可以做到 10 dB 以下插入损耗的 60 毫米走线，在 56 GHz 下的插入损耗会飙升至 18–20 dB，直接击穿了实用的 224G 链路预算（通常要求控制在 10–15 dB 以内）。

这种急剧的信号衰减产生了一个“物理天花板”：在没有任何有源补偿的情况下，224G 高速信号在传统铜线内的有效传输距离被无情地压缩至 1 到 2.5 米左右。

面对这一物理屏障，产业界在 2026 年给出了截然不同却又高度互补的解法。

英伟达（NVIDIA）首席执行官黄仁勋在 GTC 与 Computex 大会上为这一定律定调：“能用铜的地方尽量用铜，必须用光的地方才用光（Use copper wherever you can, and optics wherever you must）”。

在机柜内部极短的物理空间内，铜依然具有零功耗、极低延迟以及极高成本效益的绝对优势，这也是AI产业链当前无法用光完全替代铜的根本原因。

然而，当连接需求跨出单一机柜，走向包含成千上万颗 XPU 的集群网络（Scale-out）时，铜的物理距离极限迫使架构发生突变。2026 年，以 Broadcom 发布的 102.4T Tomahawk 6-Davisson 为代表的共封装光学（CPO, Co-Packaged Optics）交换机正式进入规模出货阶段。

因此，2026 年是 224G 铜互连通过极致材料工程续命的关键一年，同时也是光通信技术跨越前面板、深入计算核心的元年。

两者在这一年的技术指标、良率爬坡与成本博弈，将决定未来三到五年全球数据中心的底层架构和资本支出流向。

产业链和

公司映射铜与光在 2026 年的边界划分，绝非单一厂商的孤立行为，而是横跨连接器、交换芯片、硅光代工及高频基材等多个领域的一场系统级协作。

在我们的研究归档中，这条宏大的产业链可以清晰地映射到四个高度活跃的价值网络中。

在近芯片铜互连与新型线缆（Near-ASIC Connectivity & Cables）领域，为了将铜的生命力延伸至 224G，主流供应商正在绕开传统的 PCB 板级走线。

Molex（莫仕）在 2026 年规模推广了其 Impress 共封装铜缆（Co-Packaged Copper, CPC）解决方案。

该方案采用无需表面贴装（SMT）和钻孔的压缩连接设计，将连接点直接部署在 ASIC 封装基板上，通过外部的 Twinax 双轴电缆引出高速信号。

这种设计彻底隔离了高损耗的主板介质，在实现 224G PAM-4 全通道低损耗传输的同时，保留了未来向 448G 演进的物理裕量。

与此同时，线束巨头 Amphenol（安费诺）与 Luxshare（立讯精密）正在重塑机柜内的互连拓扑。

通过结合 30 AWG 极细线径、一端的 1.6T DSP 和另一端的线性放大器（Redriver），该混合线缆在保持极低功耗的同时，将 200G/lane 的有效传输距离推进至 2.5 米，比纯 ACC 延长了 25%，精准卡位了 AI 机柜内的空间需求。

在交换核心与共封装光学（CPO & Switch Silicon）层面，2026 年是 102.4T 吞吐量和光电融合的量产元年。

更为关键的是其 Davisson CPO 衍生版本，依托台积电的 COUPE（紧凑型通用光子引擎）技术，集成了 16 个 6.4Tbps 的光引擎。

这种设计不仅将原本由电信号驱动前面板光模块的高昂功耗砍掉七成，还通过外置的可插拔激光光源（ELSFP）规避了高频失效风险，解决了长期以来困扰 CPO 商业化的维修难题。

NVIDIA（英伟达）则在 GTC 及 Computex 期间确立了自家的光通信路线图，虽然在单机柜 Scale-up 领域坚守 NVLink 全铜架构，但在连接数万张卡的 Spectrum-6 SPX 网络中，同样开始大规模部署基于鸿海精密（Foxconn）制造的 Scale-out CPO 解决方案，以支撑高达 14.4 Tbps 的节点间带宽需求。

在硅光代工与开源光学标准（Silicon Photonics & Open Standards）生态中，2026 年呈现出以开放对抗垄断的明显趋势。

该平台不仅集成了 50 Gbps 和 100 Gbps 的微环调制器，成功演示了 8λ/16λ 的双向 DWDM（密集波分复用），更重要的是，它是业界首个原生支持 OCI MSA（Optical Compute Interconnect Multi-Source Agreement）标准的硅光代工平台。

OCI MSA 由 Broadcom、AMD、Meta、Microsoft 联合发起，旨在打破单个巨头在 Scale-up 互连上的专有协议壁垒。

该标准定义了一种硅芯片为中心的光学物理层，通过规范化的波分复用与非归零（NRZ）调制，允许云厂商在同一个集群中混搭不同供应商的 XPU（处理器）与交换机。

此外，硅光初创公司 Ayar Labs 通过其 TeraPHY 光学引擎和 SuperNova 外部光源，与服务器制造商 Wiwynn（纬颖）在 2026 台北国际电脑展上展示了 100% 液冷的跨机柜光学扩展架构。

在底层高层数、高频高速 PCB 基材（Dielectric Materials）领域，随着 224G 的到来，传统的高速覆铜板（CCL）迎来了一次惨烈的洗牌。

Panasonic（松下）的 Megtron 系列依然是行业的标杆。

在 112G 时代广泛应用的 Megtron 6（R-5775）在 56 GHz 频率下已显得捉襟见肘，对于需要极短传输距离的 224G 核心区域也仅能做到“勉强可用”。

为此，具备更低介电常数（Dk）和极低损耗因子（Df < 0.002）的 Megtron 7 成为 224G 时代的基准门槛。

同时，业界针对极高要求的正交背板和长距离走线，开始大量测试和导入下一代 Megtron 8 级别材料以及低 Dk 玻璃布变体（如 R-5775(N)），以降低严重的玻璃纤维编织效应（Fiber weave effect）对差分对信号造成的时序偏斜。

这一环节的突破程度，将直接决定未来机柜内铜缆能够被 PCB 板级走线替代的比例。

关键数据与对比表为了系统性地量化 2026 年不同互连技术在 AI 数据中心架构中的物理边界与经济价值，我们将核心数据拆解为以下结构化图表，这为评估相关上市公司的技术壁垒提供了直接基准。

表 1：224G 速率下核心互连技术物理与性能边界对比（2026年量产基准）互连技术类型典型有效传输距离核心功能机制与材料特点链路功耗 (以 1.6T 为评估基准)核心应用场景与瓶颈限制被动直连铜缆 (DAC)< 1 - 2 米纯物理铜介质传输，无信号放大。

依赖极细同轴技术与极限绝缘材料控制 56GHz 高频损耗。~ 0 W(零功耗优势)场景：机柜内同层或紧邻的 GPU-GPU/ToR 极短距通信。

瓶颈：线束极粗，弯曲半径大，超过 2 米信噪比骤降。

有源铜缆 (ACC/CPC)1.5 - 5 米内置线性放大器（Redriver），仅放大模拟信号；CPC 则将铜线直接压接于芯片基板，跳过 PCB 主板。~ 7 W(极低功耗)场景：机柜内中等距离背板互连，延长被动铜缆寿命。

瓶颈：无法重定时器信号，抗高频串扰能力有限。

有源电缆 (AEC)3 - 7 米内嵌 DSP 与重定时器（Retimer），可彻底重置信号时序并补偿信道衰减，支持更细的 AWG 线径。~ 13 W(中等功耗)场景：跨机柜（相邻列）的 Scale-up 极限延展。

瓶颈：DSP 电光转换引入纳秒级延迟，且芯片本身存在散热压力。

可插拔光模块 (AOC/FR4)10 米 - 2 公里前面板插入，依赖内部 DSP 与激光器进行完整的电-光-电转换，完全摆脱趋肤效应距离限制。~ 30 W(高功耗热点)场景：跨机柜及大规模 AI 集群的 Scale-out 骨干网络。

瓶颈：热量积聚在交换机前面板，阻碍 102.4T 级别单机系统散热。

共封装光学 (CPO)10 米 - 2 公里光学引擎下沉至交换 ASIC 封装基板，消除十余厘米的板端电信号走线，激光器外置于前面板 (ELSFP)。~ 9 W(功耗骤降)场景：2026 规模部署的 102.4T 下一代超高速以太网/InfiniBand 交换核心。

瓶颈：一旦损坏需进行板级维修，KGD 封装良率挑战极大。

表 2：底层高频高速 PCB 基材在 56GHz (224G) 下的物理表现限制在 224G 时代，PCB 材料不再是透明的介质，而是限制系统架构的核心变量。

以下数据展示了主流材料在 56GHz 奈奎斯特频率下的可用性衰减（基于松下 Megtron 产品线）。

材料等级 (典型产品)损耗因子 (Df) 级别在 56 GHz 下的等效插入损耗评估224G 信道最大实用长度估计工程适用性判定 (2026年标准)Megtron 6 (常规版)~ 0.004严重衰减< 10 毫米 (不可用)不适用：即使在极短走线中也会消耗过多链路预算。

Megtron 6E / R-5775(N)~ 0.0024中等至严重衰减15 - 20 毫米边缘可用：需配合低 Dk 玻璃布减小时序偏斜，仅限超短距离。

Megtron 7 / 极低损耗~ 0.002中等衰减30 - 35 毫米最低基准：可满足常规 ASIC 到近芯片连接器（Near-ASIC）的布线。

Megtron 8 / 超极低损耗< 0.0015低衰减> 40 毫米高端标配：专用于极为严苛的无缆正交背板或长距离 224G 走线验证。

宏观、资金或技术约束在 2026 年这场技术范式的切换中，产业界并未能够随心所欲地勾勒架构蓝图。

极其严苛的物理上限、高昂的资金门槛以及良率深渊，构成了当前算力网络演进的硬约束。

第一，系统级供电、散热与数据中心设施重构的绝对物理墙。 算力密度的提升直接导致了热力学和电学架构的崩溃与重建。

当交换机容量向 102.4T 迈进时，如果全盘采用 1.6T 可插拔光模块，仅单台交换机前面板的光学功耗就将高达数百至数千瓦，这种高密度的集中发热导致传统的风冷系统彻底失效。

这正是 CPO 技术必须在 2026 年强行落地的宏观背景。

然而，CPO 虽然解决了前面板的拥堵和整体功耗，却将所有热源极度集中在了主 ASIC 及其周边的几平方厘米内。

为解决这一难题，液冷技术成为不可逾越的前置条件。

正如 Ayar Labs 和 Wiwynn 在 Computex 上展示的基于 CPO 的 AI 扩展架构，100% 依赖闭环液冷系统。

在整个机柜层面，如 Nvidia 的 Kyber 架构规划中，单机柜功耗逼近 600 kW 甚至 1 MW，这要求数据中心从传统的交流电分配转向 800 VDC（直流电）直接供电，并配备吨级的液冷冷板和水循环管路。

这种对存量数据中心结构的颠覆，不仅拉高了单瓦的部署成本，还导致大规模集群的建设周期严重依赖具备下一代能源输配能力的机房设施落地速度。

如需了解这一基础设施底座的变革，可参阅液冷专题。

第二，高频 PCB 制造的“良率地狱”与技术妥协。 224G 乃至未来 448G 的铜互连并非只需更换线材，它需要一整套精密极高的物理承载介质。

Nvidia 在规划 2027 年的 Rubin Ultra 平台（基于 Kyber 机柜结构）时，试图将单机柜内的全铜 Scale-up 规模从现有的 72 颗 GPU（NVL72）强行翻倍至 144 颗（NVL144）。

为了在垂直计算刀片和交换刀片之间实现这一无缆化的海量互连，Nvidia 设计了一块被称为“正交背板（Orthogonal Backplane）”的极限印制电路板。

为了在纯铜介质中保证 448 Gbps 级别的信号完整性，其内部走线间距被迫压缩至 25 微米及以下，且整体阻抗容差必须控制在 5% 以内。

然而，现代制造业的精度在面对这种材料堆叠时遭遇了灾难性的良率危机。

这一事件深刻暴露了纯铜架构在物理极限边缘试探时，所面临的高昂制造成本和难以跨越的工程约束。

第三，封闭系统垄断与开放标准（OCI MSA）的生态博弈。 技术边界的演进不仅受制于物理规律，还受制于商业博弈。

Nvidia 长期以来依靠其专有的 NVLink 铜缆互连协议和 InfiniBand 交换机，在 Scale-up 计算域内构筑了坚不可摧的算力护城河。

为了打破这种垄断，非英伟达阵营在 2026 年初迅速结盟。

由 Broadcom、AMD、Meta、Microsoft 及 OpenAI 领衔组建的 OCI MSA（光学计算互连多源协议）正是这一宏观博弈的产物。

OCI 标准旨在定义一套开源、可互操作的硅光物理层规范，通过标准化的 DWDM 技术和非归零（NRZ）调制，允许各大云厂商在构建超万卡集群时，能够自由搭配不同厂商的加速器（XPU）和交换机，彻底摆脱单一供应商的铜缆与芯片绑定。

标准化的确立能够极大降低多代际光互连组件的集成风险，加速形成一条降本增效的多供应商供应链。

然而，这一开放协议能否真正在 2026-2027 年落地，很大程度上取决于 GlobalFoundries 等代工厂在 OCI 芯片上的良率爬坡速度，以及终端云巨头在采购订单上的实际倾斜力度。

风险与证伪作为一个处于剧烈物理范式切换期、各方巨头投入数千亿美元资本开支的交叉赛道，本篇报告基于当前技术演进所推演的结论，存在被后续突发技术突破或商业路径变更所证伪的风险。

在此，我们需要厘清几个可能逆转现有趋势的核心假设盲区：首先，共封装光学（CPO）的商业化落地遭遇长期阻滞。 尽管 Broadcom 已经开始交付基于 CPO 技术的 102.4T 交换芯片，但光电融合封装固有的缺陷依然悬而未决。

由于高频激光器和光电二极管的故障率远高于单纯的硅基芯片，将二者深度绑定意味着整体系统的“故障爆炸半径”急剧扩大。

一旦光引擎失效，往往需要更换整块昂贵的交换机板，这与云厂商长期追求的可热插拔、低成本运维逻辑背道而驰。

如果外置光源（ELSFP）的架构稳定性无法在未来两年得到实证，或者 KGD（已知良率芯片）封装成本居高不下，超大规模云服务商可能会倾向于继续使用线性可插拔光模块（LPO）或半重定时光学（LRO）。

在这种情况下，传统可插拔光模块的生命周期将被大幅延长，市场对 CPO 供应链（尤其是特殊代工与硅光初创企业）的高估值将被迅速打碎，而相关光模块及 DSP 企业的价值将被长期重估。

其次，材料工程的意外突破赋予“铜互连”额外的续命期。 本文的一个核心立论在于，224G 时代的高频损耗将物理铜缆的极限压缩至 2.5 米左右，使得机柜间的通信必须仰仗光学方案。

然而，如果绝缘材料学发生跃进，例如聚四氟乙烯（PTFE）等超低介电损耗材料在精密同轴电缆或背板制造中的成本大幅下降，或者类似 Marvell 展出的 AEC+ACC 混合电缆技术实现了极低功耗下 4-7 米以上的无损传输，那么铜互连就能够突破单一机柜的物理限制，延伸至相邻机柜甚至机柜群（Pod-scale）。

若此情景发生，光通信在 Scale-up 算力网络中的渗透率增速将远低于当前市场预测，以 Amphenol 和立讯精密为代表的线束加工环节将迎来一波超出预期的营收爆发。

最后，极高频 PCB 制造瓶颈的迅速消解。 针对前文提及的 Nvidia Kyber NVL144 架构所遭遇的 78 层正交背板量产难题，我们当前的假设是该工程障碍将至少延缓其大规模部署至 2028 年。

但如果全球最顶尖的覆铜板供应商（如松下、生益科技等）与一流 PCB 制造厂在 2026 年下半年出乎意料地攻克了极薄介质层的压合对位与阻抗控制难题，确保了全铜架构的大型 Scale-up 机柜在 2027 年按期交付，那么市场此前对“铜互连受阻、光通信提前入场”的定价逻辑将面临颠覆。

高层数 HDI 板、极低 Dk/Df 材料以及相应的自动化压接测试设备的需求将面临一次急剧的上修。

后续观察变量基于对A股及全球半导体供应链长期动态的跟踪体系，要敏锐捕捉铜光互连边界在资本市场引发的涟漪，2026 年下半年至 2027 年初必须紧盯以下几个极具先行指导意义的技术与商业指标：第一，密切关注 OIF（光互联论坛）CEI-448G 规范草案及互操作性测试的进展。

虽然 2026 年是 224G 的主场，但 OIF 在 OFC 等展会上已经开始进行 CEI-448G（448 Gbps per lane）的系统级论证。

在 448G 的极高频段下，铜的衰减问题将愈发严峻，重点观察标准委员会在下一代物理层（PHY）是选择退而求其次采用 PAM6 调制，还是彻底转向芯片级光电协同架构。

标准的方向将提前两年决定下一代数据中心的资本支出结构。

第二，深挖 Nvidia Rubin Ultra (采用 Kyber 机柜) 的最终量产物料清单（BOM）结构。

鉴于前文提到的 PCB 制造瓶颈，Nvidia 究竟是选择坚持攻克 78 层高频板的纯铜背板，还是选择妥协，引入基于光学背板的混合设计，抑或是采用基于 OCI 类似架构的光互联扩展方案？

Kyber 机柜底层物理材质的最终敲定，是定调整场算力网络演进“含铜量”与“含光量”的最核心风向标。

第三，追踪 GlobalFoundries 等晶圆代工大厂在 OCI 标准下的流片（Tape-out）及良率数据。

非英伟达阵营所寄予厚望的 OCI MSA 能否在商业上成功，完全取决于代工厂能否提供高良率、低成本的通用硅光引擎。

需要重点观测具有 OCI 能力的芯片在 2026 年底至 2027 年初是否出现规模化出货，这是验证 CPO 和硅光通信能否真正打破专有协议垄断、下放至通用集群的唯一硬指标。

第四，紧盯 高层数极低损耗 PCB 材料的实际产销差与上游树脂体系验证。

在硬件终端尚未爆发前，基础材料的采购往往提前半年反映趋势。

需要观察松下 Megtron 8 级别材料、以及国内与之对

标的高端覆铜板（涉及极低介电损耗的特殊聚合物配方如 PPE/PPO 体系）的出货量增长斜率。

只有当这类处于材料金字塔顶端的产品开始从“打样测试”转为“稳定批产”时，才能确认 224G 核心交换与计算硬件真正进入了放量期。 FAQQ：什么是 Co-Packaged Optics (CPO)？

它与传统的可插拔光模块在物理层面有何核心差异？ A：在传统网络架构中，可插拔光模块（Pluggable Optics）如同 U 盘一样插在交换机的前面板上。

电信号从交换机核心的 ASIC 芯片发出后，需要经过十几厘米长的高速 PCB 板端走线才能到达前面板，交由光模块进行电-光转换。

在 112G 及以下的低速时代，这段长距离的电传输损耗可以通过普通的重定时器（Retimer）弥补。

但到了 224G 时代，高速高频信号在这十几厘米的电传输过程中损耗极大，必须在光模块端引入极其耗电的数字信号处理器（DSP）进行补偿修正。

CPO（共封装光学）的革命性在于，它将原本位于前面板的光电转换引擎“搬运”到了内部，直接与交换机 ASIC 芯片封装在同一块微小的基板上。

电信号只需走过几毫米的极短距离便直接转为光信号，从而彻底省去了高功耗的 DSP 补偿芯片和复杂的板级走线，大幅降低了每 bit 的传输功耗（降幅可达 70%）和数据延迟。

然而，代价是系统高度集成，一旦光引擎损坏，通常需要更换整个主板，而无法像过去那样仅拔插更换单个模块。

Q：在 224G 及更高频段下，DAC、ACC 和 AEC 这些形形色色的铜缆具体有什么区别？ A：这三者代表了业界为了延长铜缆使用寿命而采取的不同层次的补救措施。 DAC（被动直连铜缆）是纯粹的物理铜线束，内部没有任何有源芯片。

它的优势是零功耗、近乎零的额外延迟和极低的成本，但在 224G 频段下，高频损耗迫使其物理极限缩短至不到 2 米，仅能用于机柜内相邻节点的极短距连接。 ACC（有源铜缆）在此基础上嵌入了模拟线性放大器（Redriver）。

它消耗极小的电能（约数瓦）对模拟波形进行初步放大，稍微缓解信号衰减，可将距离勉强推至 3-5 米，属于极具性价比的轻度续命方案。 AEC（有源电缆）则更加复杂，其接头处内嵌了 DSP 和重定时器（Retimer）芯片。

这使得 AEC 能够对受损的电信号进行完整的“重置、数字清理与重新生成”，从而支持更细的线径，并将传输距离大幅延伸至 3-7 米以上。

但代价是其功耗显著增加（每端可达数十瓦），并在传输链路中引入了纳秒级的延迟，可能影响对延迟极度敏感的 AI 训练任务。

Q：既然光通信的带宽大、距离远，为什么目前最先进的 AI 算力机柜（如 Nvidia NVL72）还要死守着庞大且笨重的铜缆阵列？ A：这是一个基于计算物理学与热力学的多重平衡选择。

在单机柜尺度内（Scale-up），GPU 之间需要进行极其频繁、细碎的内存参数共享与状态同步。

如果使用光通信，每一次通信都需要经历“电转光再转电”的过程，这不可避免地会引入几十甚至上百纳秒的转换延迟。

在拥有数万张卡的并行计算集群中，这种微小的延迟累加起来，将严重拖慢诸如专家混合模型（MoE）的推理与训练速度。

其次是致命的散热问题。

如果在单个高密度机柜内部署数千条高带宽光链路，由光电转换带来的巨量额外发热，将轻易击穿现有机柜液冷设施的排热上限，引发灾难性的热力学崩溃。

反观铜缆，在极短的物理机柜空间内，不仅能提供完全消除光电转换的“零延迟”体验，其被动传输特性更是“零功耗”。

因此，尽管铜线束看起来粗壮且施工困难，但它依然是当前维持极致算效比（性能功耗比）的物理最优解。

参考来源

常见问题

它与传统的可插拔光模块在物理层面有何核心差异？

在传统网络架构中，可插拔光模块（Pluggable Optics）如同 U 盘一样插在交换机的前面板上。 电信号从交换机核心的 ASIC 芯片发出后，需要经过十几厘米长的高速 PCB 板端走线才能到达前面板，交由光模块进行电-光转换。 在 112G 及以下的低速时代，这段长距离的电传输损耗可以通过普通的重定时器（Retimer）弥补。 但到了 224G 时代，高速高频信号在这十几厘米的电传输过程中损耗极大，必须在光模块端引入极其耗电的数字信号处理器（DSP）进行补偿修正。 CPO（共封装光学）的革命性在于，它将原本位于前面板的光电转换引擎“搬运”到了内…

在 224G 及更高频段下，DAC、ACC 和 AEC 这些形形色色的铜缆具体有什么区别？

这三者代表了业界为了延长铜缆使用寿命而采取的不同层次的补救措施。 DAC（被动直连铜缆）是纯粹的物理铜线束，内部没有任何有源芯片。 它的优势是零功耗、近乎零的额外延迟和极低的成本，但在 224G 频段下，高频损耗迫使其物理极限缩短至不到 2 米，仅能用于机柜内相邻节点的极短距连接。 ACC（有源铜缆）在此基础上嵌入了模拟线性放大器（Redriver）。 它消耗极小的电能（约数瓦）对模拟波形进行初步放大，稍微缓解信号衰减，可将距离勉强推至 3-5 米，属于极具性价比的轻度续命方案。 AEC（有源电缆）则更加复杂，其接头处内嵌了 DSP 和重定时器（Ret…

既然光通信的带宽大、距离远，为什么目前最先进的 AI 算力机柜（如 Nvidia NVL72）还要死守着庞大且笨重的铜缆阵列？

这是一个基于计算物理学与热力学的多重平衡选择。 在单机柜尺度内（Scale-up），GPU 之间需要进行极其频繁、细碎的内存参数共享与状态同步。 如果使用光通信，每一次通信都需要经历“电转光再转电”的过程，这不可避免地会引入几十甚至上百纳秒的转换延迟。 在拥有数万张卡的并行计算集群中，这种微小的延迟累加起来，将严重拖慢诸如专家混合模型（MoE）的推理与训练速度。 其次是致命的散热问题。 如果在单个高密度机柜内部署数千条高带宽光链路，由光电转换带来的巨量额外发热，将轻易击穿现有机柜液冷设施的排热上限，引发灾难性的热力学崩溃。 反观铜缆，在极短的物理机柜空…