算力基础设施/CoWoS与封装基板/2026m8研究认为,2026年全球AI产业链的核心交付瓶颈已从前道晶圆代工实质性下沉至CoWoS先进封装与ABF载板材料环节。 尽管台积电CoWoS产能向年底13万片/月扩容,但受制于单芯片封装面积激增及Low-CTE玻纤布近20%的供应缺口,系统级有效产出仍被严格锁定,产业链维持极度紧平衡。m8观点:一句话先说
结论
在四大云厂商2026年高达7250亿美元规模的资本开支洪流下,算力芯片的实际交付天花板不再取决于3纳米逻辑晶圆的产出,而是被严格限制在CoWoS-L复杂封装良率、超大尺寸ABF载板的产能分配,以及最上游低热膨胀系数(Low-CTE)玻纤布(T-Glass)的寡头供应配额之中。
为什么这个变量在 2026 年重要2026年是全球算力基础设施建设进入产能交付深水区的关键节点。
长期以来,市场习惯于通过跟踪晶圆代工厂的前道产能来预测半导体周期的起伏,但在生成式人工智能引发的这一轮硬件军备竞赛中,物理瓶颈的转移较大程度重塑了观察框架。
当前,全球顶级的云服务提供商(Hyperscalers)正在进行大规模的资本扩张。
公开市场预测显示,亚马逊、微软、Alphabet和Meta四大科技巨头在2026年的年度总资本支出预计将达到6600亿至7250亿美元的惊人规模。
在这股资金洪流中,亚马逊2026年的资本开支预算高达约2000亿美元,微软接近1900亿美元,而Alphabet的预算也在1750亿至1850亿美元之间。
如此庞大的投资绝大部分涌向了数据中心、AI服务器以及底层网络基础设施。
这意味着市场对高端AI加速器的需求不仅没有任何放缓的迹象,反而正在向更大规模的机架级系统化部署演进。
在需求端呈现指数级爆发的同时,供给端的物理形态正在发生剧变,这也是为何先进封装变量在2026年具有决定性意义的核心原因。
以Nvidia的产品迭代路线图为例,上一代Hopper架构(H100)采用的是单裸片设计,配备80GB的HBM3内存,其封装依然在传统工业界较为熟悉的尺寸范围内。
然而,进入Blackwell架构时代,B200和GB300芯片采用了双裸片(Chiplet)拼接结构,单颗芯片的晶体管总数从800亿飙升至2080亿,并配备了高达192GB至288GB的HBM3e高带宽内存。
这种架构的转变直接导致了封装面积的非线性剧增。
数据显示,Nvidia GB200的封装基板尺寸已经达到了81.5×74.8毫米,而即将量产的Rubin架构(VR200)甚至进一步扩大到了100×91毫米。
当单颗芯片的封装面积开始突破单次光刻曝光的“掩膜版极限”(Reticle Limit)时,传统的CoWoS-S(硅中介层)技术在制造成本和良率控制上便遭遇了难以逾越的物理高墙。
物理极限的逼近迫使台积电全面转向CoWoS-L技术,利用局部硅桥(LSI)进行多裸片的精细互连。
然而,新技术的引入带来了极高的制造复杂度,导致“产能数字”与“有效产出”之间出现了显著的背离。
回顾产能爬坡历史,2024年底台积电的CoWoS产能约为每月3.5万片晶圆,至2025年底爬坡至约7.5万片,而2026年底的目标则指向每月12.5万至14万片。
尽管产能实现了惊人的连年翻番,但面对2026年接近100万片晶圆的总需求量,供给端依然捉襟见肘。
目前,高端AI封装订单的交货周期(Lead time)长期高企在52至78周,产线处于完全满载的预订状态。
在这个微观与宏观交织的背景下,研究CoWoS与基板供给,实际上是在监测AI算力从“晶圆厂前道产线”流向“数据中心机架”过程中的最窄通道。
更庞大的封装面积和更多的HBM堆叠层数直接拉长了测试时间、降低了单位晶圆的有效切割产出率,并极大地增加了基板热变形的风险。
因此,2026年的算力交付不再是一个简单的代工代工逻辑,而是一场受制于先进封装材料、基板面积与良率的复杂系统工程。
产业链和
公司映射在先进封装与基板材料的复杂生态体系中,价值链正在经历深刻的垂直解构与重构。
从处于生态位顶端的晶圆代工厂,到承接外溢订单的封测企业,再到主导物理骨架的基板与上游材料巨头,每一环都展现出了不可替代的产业壁垒。
位于产业链较强核心的是先进封装晶圆代工领域的霸主台积电(TSMC)。
其主导的CoWoS技术是目前全球高端AI芯片重要经过大规模量产验证的解决方案。
在2026年的产能分配格局中,Nvidia占据了台积电约60%的CoWoS产能配额,相当于每年消耗约59.5万至85万片晶圆;而前三大客户(Nvidia、Broadcom、AMD)合计吞吐了台积电超过85%的先进封装产能。
这种极端的产能集中度,本质上是一场全球最具价值科技公司之间争夺算力通行证的定向博弈。
为了持续拓宽物理瓶颈,台积电正加速将主产线从早期的CoWoS-S升级为CoWoS-L,同时也在为其子公司采钰科技(VisEra)的CoPoS(面板级封装)试点线进行设备导入与材料验证,试图在2028至2029年通过玻璃基板较大程度解决超大尺寸封装的物理约束。
在追赶者阵营中,英特尔(Intel)在2026年正式投产了EMIB-T(嵌入式多芯片互连桥接)技术,试图凭借自身的封装积淀分流部分高端订单;三星电子(Samsung)则通过将HBM内存与I-Cube先进封装进行绑定销售的策略,并与日本住友化学组建合资企业积极布局玻璃基板试点线,意图在下一代封装标准中占据先机。
随着台积电高端产能的极度紧张,订单外溢效应正在重塑外包半导体封装测试(OSAT)行业的格局。
A股市场的本土封测龙头企业迎来了历史性的资本开支扩张周期。2026年上半年,长电科技、通富微电、华天科技以及甬矽电子四大国内封测巨头,累计宣布了超过274亿元人民币的扩产投资计划,全面押注2.5D/3D先进封装以及Chiplet异构集成领域。
然而,产业链映射呈现出明显的结构性分化。
尽管国内封测企业在中端算力、射频模组以及边缘AI芯片的封装上已经实现了大规模并跑,但在最高阶的2.5D/3D高密度互连封装领域,国内有效产能占全球的比例依然较低,高端国产化率不足10%。
这就意味着,本土OSAT企业在2026年的
核心逻辑
是承接成熟制程逻辑折叠以及非头部大厂的算力封装需求,作为全球供应链的重要补充力量而存在。
在向下延伸的IC基板制造环节,尤其是高端ABF(Ajinomoto Build-up Film)载板领域,产能的刚性同样显著。
高端AI加速器的演进要求基板尺寸扩大至传统产品的数倍,层数增加至16到20层以上,且对微盲孔密度及线宽线距(L/S)提出了8/8微米甚至更严苛的精密要求。
面对这一趋势,海外基板巨头如日本的斐控(Ibiden)、新光电气(Shinko)以及台湾的欣兴电子(Unimicron),在2023至2025年间已合计投入超过80亿美元用于先进基板产能的扩建。
尽管新产能已陆续在2026年释放,但由于良率爬坡和单颗芯片面积对产能的较强消耗,高端ABF载板的生产交期依然长达12至16周。
国内阵营中,深南电路在FC-BGA载板领域处于领先地位,其封装基板业务在2024年就已实现逾31亿元的营收;珠海越亚半导体则依靠自主研发的无芯(Coreless)载板路线形成了差异化竞争优势;兴森科技则紧盯AI算力驱动下的ABF载板国产替代窗口期。
最令人瞩目的产业链隐形瓶颈,深藏于最上游的化工与基础材料领域。
ABF绝缘薄膜市场由日本味之素(Ajinomoto)高度垄断,占据了全球约80%的市场份额。
由于现代AI处理器单板消耗的ABF材料高达30至40克,味之素不得不宣布投入250亿日元扩充其群马和川崎工厂的产能,以期到2030年将总产能提升50%。
而在防止基板在高温下发生形变翘曲的结构骨架——电子级玻璃纤维布市场,寡头效应更为明显。
日本日东纺(Nittobo)几乎垄断了全球能够应用于高端AI封装的低介电(NE-Glass)和低热膨胀系数(T-Glass)玻纤布供应。
由于新建高端电子布窑炉的设备投入动辄超过5亿元人民币,扩产周期长达两年以上,日东纺的产能早已被主流芯片巨头提前锁定,引发了2026年整个电子材料产业链的严重短缺。
为了降低单一供应链的系统性风险,台湾玻璃(Taiwan Glass)历经数年研发,成功突破了T-Glass的配方壁垒,并获批22.5亿新台币的专项扩产资金,试图作为英伟达及各大基板厂的关键“二供”切入市场。
大陆方面,宏和科技在4微米极薄电子布领域实现了规模化量产,成功打入全球高端供应链体系,成为国内材料环节试图突围日本技术封锁的一个重要缩影。
关键数据与对比表为了透视2026年AI产业链在供给端的真实张力,我们需要将宏观的资金投入与微观的物理指标结合起来进行交叉验证。
以下四组数据表格分别从产能演进、芯片参数变迁、底层材料特性以及资本开支意愿四个维度,勾勒出了算力基建底层的硬核轮廓。
台积电的CoWoS产能爬坡轨迹是评估全行业交付能力的最直观标尺。
产能的较强值虽然在快速增长,但需求端的膨胀速度和集中度同样惊人,导致供需缺口并未被实质性填平。
指标维度2024年底(实际)2025年底(估计)2026年底(目标/预测)关键特征与产业影响名义总产能 (WPM)~3.5万片/月~7.5 - 8.0万片/月~12.5 - 14.0万片/月维持超80%的复合年均增长率,产能增量主要由台南AP8厂与嘉义AP7厂的新建车间贡献。
全球行业总需求~37万片/年~67万片/年~100 - 120万片/年需求端年增量达数十万片。
机构预计供需缺口将在2026年底从20%勉强缩窄至10%左右。
先进封装交货周期4-12周 (常规期)26-40周52-78周产线全年处于完全满载(Fully Booked)状态,新增产能极难在现货市场流通,均以长约绑定。
头部客户产能占比Nvidia占比约50%Nvidia占比约55%Nvidia阶段性领先约60%资源呈极端寡头化。
Nvidia锁定约60%产能,与Broadcom、AMD三家合计抽干了超85%的供给池。
主导封装技术路径以 CoWoS-S 为主CoWoS-S / L 混合交替CoWoS-L 占据较强主导为突破芯片掩膜版物理限制,局部硅桥(LSI)互连成为标配,为下一代面板级封装蓄力。
芯片设计架构的变迁直接映射到封装基板的物理尺寸上。
晶体管数量的堆积不再仅仅依赖硅片面积的微缩,而是走向了多裸片和高带宽内存的水平及垂直维度扩展。
芯片架构/平台核心晶体管数量HBM 内存配置特征典型热设计功耗预估封装基板尺寸封装与材料技术约束点Hopper (如H100)约 800亿 (单裸片)80GB HBM3约 700W约 55×55 毫米使用标准CoWoS-S技术,常规ABF载板及普通电子玻纤布即可满足生产良率要求。
Blackwell (如B200)约 2080亿 (双裸片拼接)192GB HBM3e1200W - 1400W约 81.5×74.8 毫米必须采用CoWoS-L进行拼接,基板层数激增至16层以上,热应力大幅增加,面临基板翘曲挑战。
Rubin (如VR200)预期出现大规模跃升高达288GB HBM4(E)1500W 以上约 100×91 毫米超大尺寸有机基板逼近材料极限,要求要求使用低热膨胀系数的T-Glass进行结构强化。2028-2030 演进预期突破万亿级晶体管规模HBM4E (12-Hi/16-Hi)2000W 以上120×150毫米及以上有机树脂材料无法承受此级别热量,产业加速转向CoPoS架构及全玻璃基板(Glass Substrate)路线。
在应对基板物理变形和信号衰减的挑战中,玻纤布这一隐蔽的材料基座浮出水面。
高频高速且发热量巨大的AI服务器环境,使得传统的玻璃纤维迅速让位于特种功能玻纤。
电子玻纤布品类介电常数 (Dk) 表现热膨胀系数 (CTE) [×10⁻⁶/℃]抗拉弹性模量 (GPa)核心应用场景与产业链痛点E-Glass (常规电子布)较高 (~6.6 - 8.1)较高 (~5.6)约 75主导传统PCB市场。
但在高频信号下介电损耗过大,高温下易产生剧烈变形,无法用于AI核心算力板材。
NE-Glass (低介电布)极低 (~4.2 - 4.6)优于常规 E-Glass约 70 - 75主攻高速信号无损传输。
广泛用于AI服务器主板及通信网络背板,显著减少高频信号的衰减与热量生成。
T-Glass (低膨胀布)适中极低 (接近纯硅材质)极高 (呈现极强刚性)高阶IC载板的核心骨架材料。
专门用于解决超大尺寸CoWoS封装中,因芯片剧烈发热导致的基板翘曲断裂问题。
上游产能极度紧缺的本质,来源于下游买方市场不计成本的资本开支。
四大云厂商的年度预算,构成了整个半导体设备与材料长约订单的最底层支撑。
核心云服务巨头2025年 CapEx 规模估算2026年 CapEx 预算/指引核心基础设施投资侧重点与战略意图Microsoft约 1400 亿美元约 1900 亿美元全球Azure节点扩建;为保障长期算力电力需求,直接介入核电等能源资产投资(如重启三里岛核电站协议)。
Amazon (AWS)约 1470 亿美元约 2000 亿美元较强规模居首。
除海量GPU集群外,重金投入东南亚等新兴市场数据中心建设,并大规模部署自研Graviton芯片。
Alphabet (Google)约 1300 亿美元约 1750 - 1850 亿美元全面支撑Gemini生态演进,强化自研TPU算力集群部署,以及应对内部搜索与推荐系统日益增长的计算需求。
Meta约 800 亿美元约 1150 - 1350 亿美元核心驱动力为Llama开源大模型训练算力储备、核心广告排序算法升级,以及加速自研MTIA处理器的内部部署。
规模合计约 4970 亿美元约 6800 - 7100 亿美元整体资本开支实现近40%的跨越式增长,这种可验证弹性的天量资金注入,较大程度清除了产业链大幅扩产的后顾之忧。[cite: 2, 3]宏观、资金或技术约束在充沛的资金推动下,将7000亿美元的资本预算转化为数据中心里实际运行的AI算力,在2026年面临着极具挑战的微观物理限制、化学材料约束以及供应链结构性脆弱。
微观物理层面的第一个硬性约束来自于晶体管缩微过程中遭遇的漏极诱导势垒降低(DIBL)效应。
当逻辑制程迈入3纳米及2纳米节点时,晶体管通道尺寸的明显微缩导致漏极电场深入穿透通道区域,使得器件在应当关断的状态下依然产生严重的漏电现象。
这种物理极限意味着,单纯依靠前道光刻工艺来提升单芯片性能的边际收益正在急剧递减。
工业界被迫将提升算力的路径转向“大面积多芯片拼接”(Chiplet),这便直接将压力传导给了后道的先进封装环节。
然而,大面积拼接随即推动了热动力学上的灾难。
当基板的物理尺寸扩大至数百平方毫米时,不同的材料体系被迫在极端的发热环境下协同工作。
硅芯片、铜互连线、ABF树脂绝缘膜以及内部的玻璃纤维骨架,各自具有完全不同的热膨胀系数(CTE)。
在芯片回流焊工艺的高温烘烤,或者数据中心高负载运行产生的高达1200W以上热量时,不同材料的膨胀与收缩速率严重不匹配。
这种不匹配会导致整个基板发生物理形变,即所谓的“翘曲”(Warpage)效应。
严重的翘曲会直接扯断芯片与基板之间那些比头发丝还要细得多的C4凸块(Solder bumps)或微凸块(Microbumps),导致整颗价值数万美元的AI加速器瞬间报废。
为了维持精密的力学平衡,台积电在CoWoS-L技术中不仅要利用局部硅桥(LSI)进行精准“缝合”以突破掩膜版尺寸限制,还必须要求基板厂在内层要求使用极低热膨胀系数的T-Glass进行物理加固,用这层刚性极强的“防弹衣”死死拉住膨胀的有机树脂,防止其形变。
这一系列复杂的材料力学对抗,使得先进封装的有效良率提升异常艰难,产能爬坡步履维艰。
物理约束之外,供应链的高度集中与寡头垄断构成了2026年AI基建最脆弱的侧翼。
在绝缘介质材料端,日本味之素凭借其专有的树脂配方,牢牢控制了全球约80%的高端ABF薄膜市场。
尽管味之素进行了产能扩张,但新型AI芯片基板尺寸扩大了数倍、层数增加了50%以上,单板材料消耗量的激增无情地吞噬了相当一部分新增产能。
而在基板骨架材料端,垄断格局更为极端。
日本日东纺在高端T-Glass和NE-Glass领域占据较强统治地位。
玻璃纤维窑炉属于典型的重资产、高技术门槛投资,单条标准产线的设备投入动辄超过5亿元人民币,建设与调试周期长达两年以上。
更为严苛的是,由于特种玻璃熔融对温度和配方的要求极为敏感,一旦试错失败,窑炉内的玻璃熔融物将较大程度报废,使得潜在竞争者望而却步。
日东纺凭借先发优势和巨额沉没成本构建了极高的护城河。2026年,随着Nvidia、苹果等消费电子巨头同时争抢有限的高端玻纤布产能,市场出现了超过10%的结构性供需缺口,部分高性能T-Glass产品的现货价格自三季度起已飙升超过20%。
此外,尽管本文的核心议题聚焦于封装与基板,但AI算力的最终交付受制于整个数据中心基础设施的短板。
随着单机架功耗从传统服务器的10千瓦直线飙升至NVL72机架的100千瓦以上,传统的风冷系统已较大程度失去效能。
在等待CoWoS长达52周交期的同时,下游云厂商必须同步解决高密度电力接入、变电设施升级以及液冷(Liquid Cooling)机房的大规模改造。
如果数据中心的电源分配单元(PDU)和冷量分配单元(CDU)无法按时就位,即便前端芯片顺利通过了ABF基板和CoWoS封装的层层考验,也只是一堆无法上架运行的昂贵库存。
若需深入了解算力后端的高耗能制约,可参考本站的液冷专题研究。
风险与证伪在基于当前产能紧张、资本开支膨胀的逻辑进行2026年先进封装及基板供给研判时,必须保持高度的审慎,警惕以下三大潜在的产业风险与逻辑证伪节点:首先,较大的系统性风险来自于下游AI资本开支的“需求幻灭”(Demand Disillusionment)。
当前全球云厂商合计高达近7000亿美元的资本支出,是建立在“通用人工智能(AGI)将带来指数级商业回报”的狂热预期之上的。
然而,财务数据的现实呈现出巨大的反差:截至2026年初,OpenAI的年度经常性收入(ARR)仅为约200亿美元,Anthropic约为90亿美元,其他纯粹的大模型初创企业收入规模则更小。
如果大模型在企业级应用、推理侧的商业化变现速度迟迟无法覆盖高昂的基础设施折旧,或者缺乏真正改变用户交互范式的“杀手级应用”(Killer App),云服务巨头极有可能在2027年突然踩下刹车,大幅缩减资本开支指引。
一旦需求侧的预期发生松动,当前被紧紧锁定的CoWoS长期合约和庞大的ABF基板订单可能瞬间面临砍单风险,整个产业链的叙事将从“产能供不应求”迅速反转为“重资产产能过剩”,引发残酷的去库存周期。
其次,下一代封装技术尤其是玻璃基板(Glass Substrate)和CoPoS商业化进程如果显著超预期,将对现有的有机基板产业链造成毁灭性的价值侵蚀。
为了从根本上摆脱ABF等有机树脂材料在超大尺寸下的翘曲梦魇,并提供成倍增加的互连密度,台积电正联合Ibiden、群创光电等供应链伙伴,加速测试基于玻璃介质的CoPoS封装技术。
当前的物理验证数据显示,采用0.8毫米厚的玻璃基板不仅能使超大尺寸封装的翘曲度惊人地改善16%,还能令电源网络电阻下降27%、电感骤降42%,极大提升了电力输送效率。
虽然产业界普遍达成共识,认为玻璃基板在解决微裂纹和玻璃通孔(TGV)金属化良率等难题前,难以在2028至2029年前实现大规模量产。
但如果英特尔、三星或台积电等巨头在材料科学上取得突发性突破,促使量产时间点大幅提前,那么当前欣兴、斐控等基板厂投入百亿美元巨资刚刚落成的ABF/BT高端有机基板产线,将面临技术过时和严重资产搁浅的巨大风险。
最后,“二供”材料厂商在良率爬坡阶段的失败风险同样不容忽视。
为了打破日东纺对T-Glass的较强垄断,市场对台湾玻璃(Taiwan Glass)寄予厚望,并预期其筹备多年的电子级低膨胀玻纤布能在2026年中期实现规模化量产,成为纾解供应链压力的“救命稻草”。
然而,高端Low-CTE玻纤布的纺丝拉伸、树脂浸润以及后续的编织工艺要求极其苛刻,实验室数据的达标与车间大批量稳定供货之间存在着巨大的鸿沟。
如果台玻,或者大陆试图突破垄断的供应商(如宏和科技),在实际交付中无法保持不同批次间物理参数的一致性,导致下游基板厂的良率出现剧烈波动,Nvidia等核心大客户为了保障整体出货进度,只能重新退守并接受日东纺的产能配额。
这种情况下,T-Glass的短缺不仅不会缓解,反而会在2026至2027年进一步恶化,甚至迫使部分下一代AI加速器推迟出货时间表。
后续观察变量为了在迷雾重重的半导体周期中动态验证本文的核心逻辑与研判,建议研究者与产业分析师持续跟踪以下具有高度前瞻性的高频验证指标:台积电先进封装资本支出执行率与关键厂房入机进度: 需要逐月跟踪台积电的营收数据,并在其季度法说会上重点审视全年520亿至560亿美元资本开支的去向。
重点关注分配给先进封装的资金比例(目前市场预期在10%至20%之间),以及承担扩产主力的嘉义AP7厂(专攻SoIC与CoWoS-L)和台南AP8厂的机台设备入场速度及试产爬坡情况。
高端基板交货周期斜率与T-Glass现货价格异动: 密切联系渠道端,跟踪16层以上、线宽线距≤8微米的高端ABF载板交期,观察其是否从当前的12至16周进一步拉长,抑或是出现松动迹象。
同时,监测玻纤布供应链中T-Glass和NE-Glass的涨价函实际落地情况,检验业界流传的20%涨幅是否已经被基板厂在季度长约中无奈接受,这直接反映了材料端的议价能力边界。
台玻(1802.TW)等新入局者的电子材料营收占比跃升幅度: 既然台玻的低介电及低膨胀玻纤布号称已通过前端认证并于2026年二季度逐步放量,最严谨的验证方式就是观察其随后几个季度的财务报表。
只有当其电子材料业务的收入占比出现肉眼可见的显著跃升时,才能确认这家传统玻璃巨头已经实质性打入了Nvidia等顶级芯片供应链,这也是打破日东纺垄断的最硬核指标。
HBM产能扩张对逻辑芯片封装资源的挤出效应: HBM内存不仅仅是单纯的存储芯片,其内部复杂的TSV(硅通孔)穿透堆叠本身就是极其耗费设备的先进封装过程。
需要密切观察SK海力士、三星与美光在HBM3e以及即将到来的HBM4上的产能分配及良率表现。
如果存储巨头的HBM产能扩张占用了过多的键合与测试设备资源,可能会对逻辑芯片的整体封装出货造成进一步的交叉挤压。
有关存储周期的详细研判体系,请访问本站的研究归档。 FAQQ1:既然台积电在2纳米和3纳米先进制程上的良率正在稳步提升,为什么全球高端AI芯片依然面临如此严峻的交付困难?
A:芯片的最终交付遵循残酷的“木桶效应”。
当前的半导体产业的物理短板,已经不在于前道工序能否在极小的硅片上刻画出2纳米尺寸的百亿级晶体管,而在于后端如何将这些极其复杂的组件“组装”在一起。
当你需要将两个拥有数千亿晶体管的超大逻辑裸片,以及周围多达八到十二颗的HBM高带宽内存颗粒,通过比头发丝还要细微得多的微凸块(Microbumps)进行高频无损互连,并且还要极其稳定地贴装在一块硕大的有机基板上时,前道晶圆的良率优势便显得微不足道了。
CoWoS封装产线的有限吞吐量、超大面积ABF基板的极低切割良率,以及能够防止整个模块在高温下发生灾难性变形的热膨胀玻纤布(T-Glass)的匮乏,这三者叠加在一起,构成了阻碍最终算力板卡顺利出厂的最顽固关卡。
Q2:产业界热议的从 CoWoS 向 CoPoS 的技术演进路线,究竟有何本质区别,为什么巨头们如此看重这一转变?
A:现有的CoWoS(晶圆级封装)技术,是使用直径为300毫米(12英寸)的圆形硅晶圆作为中介层来进行多芯片的搭载与封装。
然而,圆形的硅片在边缘切割时会产生巨大的面积浪费;更致命的是,面对尺寸越来越庞大的下一代AI芯片(如Blackwell甚至Rubin架构),一张12英寸晶圆上能够完整容纳的封装模块数量急剧下降,面积利用率极低,导致成本直线上升。
为了打破这一僵局,CoPoS(面板级封装,Chip-on-Panel-on-Substrate)应运而生。
它将封装载体从昂贵的圆形硅片改为了大尺寸的方形面板(例如310×310毫米,甚至515×510毫米的规格),并且在未来演进中直接采用玻璃基板来替代传统的硅或有机材料。
这一转变不仅通过矩形排版大幅提升了面积利用率,显著降低了单片成本,而且玻璃本身具备的绝佳平整度和极低的热膨胀特性,能够从物理根源上抑制超大尺寸芯片的翘曲变形难题。
这标志着整个先进封装行业正在从“晶圆思维”向“面板思维”发生不可逆的战略转移。
Q3:中国大陆半导体企业在这一轮疯狂的先进封装及基板扩产潮中,真实的市场参与度和技术站位究竟如何?
A:大陆半导体厂商正在利用庞大的内需市场和密集的资本开支加速追赶,呈现出“中低端并跑,高端蓄力突破”的鲜明特征。
在封测环节,以长电科技、通富微电为代表的领军企业,通过近期高达近百亿元人民币级别的激进扩产,已经完全具备了2.5D/3D、Chiplet等主流先进封装技术的规模化量产能力,并深度融入了全球芯片巨头的供应链体系。
然而,在针对顶级AI算力(如匹配Nvidia最高规格的全尺寸CoWoS替代方案)的超大面积、超高密度微盲孔互连上,国内有效产能与良率依然与台积电存在明显的代际差距。
在IC基板领域,深南电路、兴森科技、越亚半导体等正通过FC-BGA及差异化的无芯载板技术,稳步推进国产替代进程,逐步蚕食原本被日韩及台湾企业垄断的市场份额;而在最基础但又最关键的上游材料端,宏和科技等本土企业也在极薄电子玻纤布(如4微米规格)领域成功打破了海外长期的技术封锁。
整体而言,国内产业链虽暂未掌控最高端AI芯片的定价权,但已构建起极为坚韧的第二梯队生态闭环。
Q4:上文反复提及的 T-Glass 到底是一种什么材料?
为什么其他玻璃纤维厂不能迅速投产来填补这 20% 的缺口?
A:T-Glass全称为低热膨胀系数(Low-CTE)玻璃纤维布,它是构成高端ABF基板内部支撑骨架的特种编织材料。
与普通用于建筑或常规电路板的E-Glass不同,T-Glass在配方中极大地调整了二氧化硅和氧化铝的比例,使其物理刚性极强,且在面对数据中心芯片散发的高温时,其膨胀系数几乎与硅芯片保持一致(常规材料遇热膨胀率远大于硅)。
其他普通玻纤厂无法迅速切入的原因在于极高的进入壁垒:首先,特种玻璃的配方不仅受专利严格保护,其窑炉熔融温度曲线的控制更是依赖几十年的非公开经验参数(Know-how);其次,建设一座能够稳定拉制超细特种玻纤纱的窑炉,单体资金投入动辄超过数亿元,且建设周期漫长;最核心的风险在于,窑炉一旦点火便不能轻易停机,如果前期配方试错或拉丝断头率过高,不仅数亿元设备折旧无法收回,整炉的玻璃液凝固报废将带来毁灭性的财务打击。
这种高昂的沉没成本和极端的试错风险,使得绝大多数传统玻纤企业对这一高利润市场望而却步,成就了日东纺等先发寡头的较强垄断地位。
常见问题
产业界热议的从 CoWoS 向 CoPoS 的技术演进路线,究竟有何本质区别,为什么巨头们如此看重这一转变?
现有的CoWoS(晶圆级封装)技术,是使用直径为300毫米(12英寸)的圆形硅晶圆作为中介层来进行多芯片的搭载与封装。 然而,圆形的硅片在边缘切割时会产生巨大的面积浪费;更致命的是,面对尺寸越来越庞大的下一代AI芯片(如Blackwell甚至Rubin架构),一张12英寸晶圆上能够完整容纳的封装模块数量急剧下降,面积利用率极低,导致成本直线上升。 为了打破这一僵局,CoPoS(面板级封装,Chip-on-Panel-on-Substrate)应运而生。 它将封装载体从昂贵的圆形硅片改为了大尺寸的方形面板(例如310×310毫米,甚至515×510毫米的…
中国大陆半导体企业在这一轮疯狂的先进封装及基板扩产潮中,真实的市场参与度和技术站位究竟如何?
大陆半导体厂商正在利用庞大的内需市场和密集的资本开支加速追赶,呈现出“中低端并跑,高端蓄力突破”的鲜明特征。 在封测环节,以长电科技、通富微电为代表的领军企业,通过近期高达近百亿元人民币级别的激进扩产,已经完全具备了2.5D/3D、Chiplet等主流先进封装技术的规模化量产能力,并深度融入了全球芯片巨头的供应链体系。 然而,在针对顶级AI算力(如匹配Nvidia最高规格的全尺寸CoWoS替代方案)的超大面积、超高密度微盲孔互连上,国内有效产能与良率依然与台积电存在明显的代际差距。 在IC基板领域,深南电路、兴森科技、越亚半导体等正通过FC-BGA及差…
为什么其他玻璃纤维厂不能迅速投产来填补这 20% 的缺口?
T-Glass全称为低热膨胀系数(Low-CTE)玻璃纤维布,它是构成高端ABF基板内部支撑骨架的特种编织材料。 与普通用于建筑或常规电路板的E-Glass不同,T-Glass在配方中极大地调整了二氧化硅和氧化铝的比例,使其物理刚性极强,且在面对数据中心芯片散发的高温时,其膨胀系数几乎与硅芯片保持一致(常规材料遇热膨胀率远大于硅)。 其他普通玻纤厂无法迅速切入的原因在于极高的进入壁垒:首先,特种玻璃的配方不仅受专利严格保护,其窑炉熔融温度曲线的控制更是依赖几十年的非公开经验参数(Know-how);其次,建设一座能够稳定拉制超细特种玻纤纱的窑炉,单体资…