CMP抛光液与抛光垫/产业链变量/2026摘要：2026年是CMP抛光液与抛光垫从“摩尔定律微缩”向“先进封装异构”跨越的绝对拐点。m8研究认为，随着混合键合（Hybrid Bonding）与2nm GAA工艺量产，极严苛的铜凹陷（2-5nm）控制要求正推动全球超92亿美元的CMP耗材市场迎来价值重估。 本文拆解了制程演进下的底层化学与物理变量，评估了安集科技与鼎龙股份等本土企业在长鑫、长江存储扩产周期中的订单弹性，并系统性审视了技术跃迁带来的商誉减值与产能冗余风险。m8观点：一句话先说
结论
CMP（化学机械抛光）材料已非标准制程耗材，而是决定2nm晶体管良率与HBM4混合键合能否闭环的核心技术隘口；2026年，具备底层磨料自研与液垫协同能力的本土供应商，将实质性攫取先进封装带来的结构性溢价，完成从低端替代向全球主流供应链的跃迁。
为什么这个变量在 2026 年重要进入2026年，全球半导体制造的底层逻辑已经彻底分化为两条必须同步推进的技术路径：其一是基于晶体管微缩的平面与立体结构演进，其核心代表是向2nm GAA（全环绕栅极）节点的跨越；其二是基于超越摩尔定律（More than Moore）的先进封装异构集成，主要表现为3D-IC、高带宽内存（HBM）以及CoWoS等封装形式的爆发。
这两条路径在物理制造层面的交汇点，正是对晶圆表面平坦化要求达到原子级别的化学机械抛光（CMP）工艺。2026年之所以成为CMP抛光液（Slurry）与抛光垫（Pad）的关键变量年份，是由技术难度呈指数级上升、下游AI算力硬件需求暴涨以及本土晶圆厂资本开支集中落地这三大产业周期共振所决定的。
晶体管结构的演进直接拉动了CMP工序步骤的非线性激增与容错率的断崖式下跌。
在传统的半导体制造中，CMP的作用主要是消除晶圆表面的微观起伏，为下一层光刻提供平坦的焦平面。
从台积电与三星等先进制程代工厂的工艺路线图可以观察到，在28nm节点，晶圆制造仅需经历约12道CMP工序，且允许的剩余薄膜厚度偏差可达±15纳米。
然而，当工艺推进至3nm节点时，极紫外光刻（EUV）的极浅焦深要求CMP后的厚度偏差必须严格控制在±2纳米以内，且晶圆内不均匀度（WIWNU）需小于1.5%。
进入2025年至2026年的2nm节点，由于GAA架构中多层纳米片（Nanosheet）的复杂堆叠，以及钌（Ruthenium）、钼（Molybdenum）等新型阻挡层和金属栅极材料的引入，单片晶圆的CMP步骤已经超过28道。
工序的增加不仅意味着抛光耗材消耗量的线性增长，更意味着传统的氧化硅研磨体系在2026年面临代际更迭，针对特定金属高选择比、极低划伤率的新型抛光液成为决定2nm良率的命门。
与此同时，由GPU计算平台需求暴涨所驱动的混合键合（Hybrid Bonding）技术与HBM4存储器，在2026年迎来了规模化落地的关键窗口期。
尽管三大原厂（三星、SK海力士、美光）已将超过70%的新增产能向HBM倾斜，但2026年HBM的产能缺口仍将高达50%至60%。
在2026年量产的16层堆叠HBM4中，传统的微凸点（Micro-bump）互连技术因无法满足极高的引脚密度与极致的厚度缩减要求，被迫全面转向无凸点的直接铜-铜（Cu-Cu）混合键合技术。
在混合键合工艺中，CMP是决定键合能否成功的唯一物理手段。
其核心机制要求CMP工艺必须在极度平滑的介质表面上，将铜焊盘精确抛光至低于周围氧化硅介质2至5纳米，形成微小的“铜凹陷（Dishing）”。
这种设计的物理学原理在于，晶圆在室温下进行介质层的预键合时，轻微凹陷的铜表面可以避免提前接触从而保证介质层的紧密贴合；而在随后约300摄氏度的退火加热过程中，由于金属铜的热膨胀系数（CTE）远大于氧化硅介质，凹陷的铜刚好受热膨胀突起，与对面的铜焊盘紧密闭合并完成原子级扩散连接。
如果CMP造成的凹陷过深（大于5纳米），铜在加热时将无法接触导致断路；如果凹陷过浅甚至出现铜突出（Protrusion），则会在室温键合时撑开晶圆导致大面积良率崩塌。
这种对表面粗糙度要求小于0.3纳米且“绝对零颗粒”污染的严苛规格，直接催生了以超高纯度纳米硅抛光液和高响应度软垫为代表的先进封装耗材市场的爆发。
在地缘政治博弈与供应链韧性重塑的宏观背景下，各区域本土晶圆厂的大规模资本开支在2026年集中转化为对CMP耗材的实质性采购合同。
得益于全球半导体主权化浪潮，美国《芯片法案》与欧洲《芯片法案》推动了台积电亚利桑那工厂、英特尔俄亥俄及马格德堡工厂的建设，每座新建的300毫米晶圆厂在满产状态下，每年将产生5000万至1.5亿美元的CMP耗材增量需求。
在中国大陆，以长鑫存储（CXMT）和长江存储（YMTC）为代表的存储双雄进入了新一轮的扩产爬坡期。
本地产能的脉冲式释放，为国产CMP材料供应商提供了从技术验证期向业绩兑现期跨越的确定性土壤。
产业链和
公司映射化学机械抛光材料处于半导体供应链中“晶圆前端制造”与“后端先进封装”的双重核心涉水区。
一套完整的CMP系统主要依赖抛光液、抛光垫、抛光后清洗液以及修整盘（调节剂）的协同作用。
在这条价值链中，抛光液是包含纳米磨料颗粒、氧化剂、络合剂与pH调节剂的复杂悬浮化学体系，占据了CMP耗材约60%的成本；而抛光垫则是用于储存、运输抛光液并提供物理摩擦的微孔高分子材料，占据约30%的成本。
全球寡头格局的化学与物理壁垒在抛光垫领域，全球市场呈现出极度集中的寡头垄断特征。
美国的陶氏化学（Dow，现为杜邦旗下业务）凭借在特种聚氨酯发泡技术、孔隙工程控制以及表面沟槽设计上的深厚专利池，长期占据全球近80%的市场份额。
抛光垫的技术壁垒不仅在于原材料的配方，更在于制造过程中微孔分布的一致性控制。
在2026年的前沿制程中，任何批次间微小的孔隙率波动，都会被EUV光刻机的浅焦深成倍放大，导致晶圆报废。
因此，陶氏的硬质聚氨酯抛光垫在逻辑代工与存储原厂的成熟产线中拥有极高的客户转换成本（Switching Cost）。
抛光液市场虽然同样由美日巨头主导，但由于材料体系的碎片化（针对铜、钨、氧化硅、新金属有完全不同的配方），其市场集中度略低于抛光垫。
美国Cabot Microelectronics（现被Entegris收购）、日本日立化成（Hitachi）和富士美（Fujimi）是全球主要的综合性抛光液供应商。
这些跨国巨头在核心技术上各具特色。
Qnity公司则通过其Klebosol系列垄断了部分高端胶体硅市场，并利用Acuplane系列抛光液在先进封装的硅通孔（TSV）露铜工艺中建立了技术护城河。
本土产业链映射：液垫双雄的全球化突围在中国大陆，随着科创板的制度支持与半导体材料国产化的刚性推进，以安集科技为主攻“液”、鼎龙股份为主攻“垫”的“双雄格局”已在2026年全面确立，并开始向全球主流供应商阵营渗透。
安集科技（688019）：从国产平替到底层磨料自研的抛光液龙头
安集科技是国内CMP抛光液领域的绝对领导者。
在2025年，安集科技的CMP抛光液单块业务实现营业收入20.40亿元人民币，同比增长32.06%，且该板块维持了高达58.28%的毛利率水平，远超化工行业平均水准。
进入2026年一季度，公司整体营收达到7.24亿元，单季归母净利润突破2.08亿元，展现出强劲的规模经济效应。 在技术映射维度的深层逻辑在于，安集科技已不仅仅是一家“配方勾兑”公司。
随着2026年先进制程的需求爆发，安集科技已成为国内唯一实现7nm抛光液批量供货的企业，并在金属栅极、大马士革电镀铜、先进封装TSV等全品类实现了技术覆盖。
更核心的变量在于，安集在2025年至2026年成功实现了核心原材料“纳米磨料颗粒”的自主研发与量产导入。
这种向产业链极上游的延伸，使其彻底摆脱了外资对氧化硅、氧化铝及氧化铈粉体的供应钳制，极大增强了针对2nm GAA及混合键合特定需求的配方定制能力与成本控制力。
此外，其第二增长曲线——功能性湿电子化学品（包括抛光后清洗液）的全球市占率已达到约6%，形成了CMP工序液态化学品的完整闭环服务能力。
鼎龙股份（300054）：打破材料垄断的平台型巨头与产能扩张机器
鼎龙股份的发展轨迹是传统化工企业向硬核半导体材料转型的范本。
从早年打破日本垄断的打印复印耗材（电荷调节剂）起家，鼎龙在抛光垫领域蛰伏十余年，最终撕开了陶氏的垄断防线。2025年是鼎龙股份营收结构的根本性逆转之年，其半导体业务板块收入达到20.86亿元人民币，占总营收比重达到57%，正式取代传统耗材成为核心增长引擎。
在产能布局与大客户绑定的映射上，鼎龙股份在2026年展现出极强的进攻性。
其武汉本部的抛光硬垫生产线在2026年一季度末的月产能已攀升至5万片（折合年产约60万片），能够充分满足逻辑代工厂大规模量产的需求。
针对HBM与先进封装对超低缺陷率的要求，鼎龙在潜江基地布局了年产20万片的CMP软垫及配套缓冲垫产能，并于2026年6月启动了第三条软抛光垫生产线的建设，项目总投资3000万元，规划年产能30万片，将焦点直指玻璃基板及大尺寸混合键合抛光垫。
在重大订单催化方面，鼎龙与长鑫存储（CXMT）形成了深度绑定。
更具想象空间的是，鼎龙正在复制其在“垫”上的平台化成功，其规划的2.5万吨抛光液及1.2万吨清洗液产能已在核心存储客户处通过全流程验证并开始放量，构筑了高壁垒的“抛光垫+抛光液+清洗液”多维立体供应网络。
其他重点布局的边缘突破企业 除双寡头外，部分材料企业在特定细分领域寻找增量空间。
上海新阳（300236）在超纯CMP抛光液产能上持续加码，其合肥厂区与松江本部合计规划了1.2万吨/年的产能，并正加速3D NAND抛光后清洗液及新型氧化铈抛光液的研发突破。
彤程新材（603650）则利用其在高分子树脂领域的积累，跨界切入CMP抛光垫市场，在江苏常州投资建设了年产25万片的抛光垫项目，意图在二线晶圆厂及成熟制程中分取一杯羹。
关键数据与对比表为了更直观地展现2026年CMP抛光材料市场的结构性变化与技术指标演进，以下整合了多维度的核心数据与验证规范。
表1：全球CMP抛光耗材市场规模与结构演进预测（2025-2030）在全球资本开支复苏与AI芯片放量的双重驱动下，CMP耗材市场呈现出典型的“非自由裁量（Non-discretionary）”消耗特征，其增长高度锚定于晶圆投片量与工艺复杂度的乘积。
细分耗材与市场维度2025年估计规模2026年预测规模2030/2031年远期预测市场份额及核心增长动因备注全球CMP耗材整体市场~38.00 - 45.2 亿美元42.00 - 48.7 亿美元66.80 - 92.0 亿美元AI数据中心基建、3D封装与硅基扩产构成核心驱动力，长端复合增长率预计在7.5%至10%区间化学机械抛光液 (Slurry)24.73 亿美元~26.0 - 28.0 亿美元~35.32 亿美元占据总耗材成本约60%；其中应用于钌(Ru)及钴(Co)等新型互连金属的抛光液成为增速最快的细分轨道（年均复合增长率近30%）抛光垫及缓冲垫 (Pad)13.0 - 15.0 亿美元~15.0 - 17.0 亿美元34.0 - 46.5 亿美元占据总耗材成本约30%；300mm大尺寸晶圆用垫占整体需求超62%；硬质聚氨酯垫主导传统互连，软质复合垫增速最快修整盘与调节剂 (Disk)~3.0 - 4.0 亿美元~4.5 亿美元~11.0 亿美元与抛光垫消耗量呈现强正相关，CVD金刚石修整盘因其更长的使用寿命享有显著的利润溢价先进封装/混合键合专用耗材~1.5 亿美元~2.2 亿美元4.0 - 6.0 亿美元聚焦于极高纯度的纳米硅磨料与无纺布软垫，年复合增长率高达25%，是各方争夺的高毛利制高点表2：逻辑代工制程演进对CMP工艺的核心技术指标约束矩阵半导体制程的每一次微缩，都是对CMP材料化学反应速率与机械研磨物理极限的深度压榨。
平面容错率的缩小幅度远大于晶体管特征尺寸的缩减比例。
节点演进典型导入期核心新引入架构与互连材料晶圆单片CMP工序数关键层厚度偏差 (Dishing) 容限抛光液核心控制难点与技术规格跨越28nm2011年低K值介质 (Low-k ILD), 铜大马士革~12道< 50 nm颗粒度分布 (D99) 需小于300nm；晶圆缺陷控制在<100个/片级别14nm / 10nm2014-2017年高K金属栅 (HKMG), 早期FinFET鳍式结构15 - 18道< 30 nm需引入高选择比的氧化铈用于STI研磨；对柔软的超低K（ULK）介质需降低机械压力7nm / 5nm2018-2020年钴(Co)接触, EUV极紫外光刻全面集成18 - 22道< 20 nm抛光液pH值需极其精准控制(±0.1以内)以防止局部微电池腐蚀；大于0.5微米大颗粒物(LPC)需严控至<50个/mL3nm2022年后期FinFET, 极低K值(ELK)介质层导入~25道< 2 nm (BEOL后道)晶圆内研磨不均匀度(WIWNU)必须<1.5%；采用特殊缓冲技术保护极为脆弱的ELK材料2nm2025/2026年GAA全环绕栅极, 钌(Ru)阻挡层, 钼(Mo)栅> 28道亚纳米级极限制面临GAA特殊三维结构的选择性去除难题；必须重构氧化剂配方以适配钌的化学特性；痕量金属污染需低至<5ppb水平表3：超越摩尔定律——3D存储与先进封装中的CMP抛光液应用图谱在后道先进封装（如CoWoS、3D-IC）与3D NAND立体堆叠中，CMP的主要目的从“层间绝缘平坦化”转变为极其暴力的“金属层剥离（Reveal）”与精密的“键合面准备”。
典型应用场景目标抛光材质组合核心磨料类型工作液pH值环境2026年核心验证指标与工艺痛点TSV 硅通孔露铜 (高去除率阶段)极厚铜填充层 (5–50 µm)胶体二氧化硅 (SiO₂)7 - 9 (碱性环境)极致的材料去除率：要求MRR达到500–1,500 nm/min，需匹配极强氧化剂与高浓度磨料RDL 重新布线层平坦化铜互连线 + 聚合物/氧化物介质胶体二氧化硅 (SiO₂)6 - 9 (微酸至碱性)多材料界面选择性平衡：必须在保证金属切削的同时，避免对软质聚合物介质造成深层划伤或碟形沉陷HBM 混合键合 (Hybrid Bonding)铜金属焊盘 + 键合氧化硅介质超细高纯胶体SiO₂7 - 9 (碱性环境)逆向利用铜凹陷：铜表面必须精准凹陷于SiO₂介质下2-5nm；表面粗糙度(Ra)严格<0.5nm；绝对零微粒物容忍度[cite: 9, 11]3D NAND 阶梯氧化物介质研磨TEOS / HDP 氧化物氧化铈 (Ceria)5 - 8 (微酸至中性)极高平坦化效率与自停止：大幅减少200+层堆叠的研磨时间，具备在接触氮化硅停止层时自动骤降研磨速率的化学特性3D NAND 钨字线 (Wordline) 抛光钨 (W) 填充层氧化铝 (Alumina)2 - 4 (强酸性环境)腐蚀抑制与膜层稳定：在强酸环境下有效控制钨表面的电化学腐蚀，防止氧化膜异常生成导致电阻激增宏观、资金或技术约束尽管CMP抛光材料市场展现出确定性极强的高增长预期，但在2026年节点上，无论是跨国巨头还是本土黑马，都必须直面一系列严酷的物理极限、资本门槛与合规约束。1. 极高的资本沉淀与漫长的试错验证周期壁垒 半导体核心耗材的导入是晶圆厂风险极高的涉水区。
一批先进制程晶圆的价值动辄上百万美元，如果因为新款抛光液中偶然存在微量大于0.5微米的大颗粒（LPC），导致晶圆表面出现微划伤（Micro-scratch），将直接造成整批次晶圆良率归零的毁灭性后果。
因此，任何一款CMP耗材从送样到最终批量应用，必须经历“离线测试-短批次跑片-长周期可靠性验证”的马拉松式流程，周期通常长达1至2年。
2. 混合键合工艺中“凹陷（Dishing）与设计规则”的物理学悖论 在HBM及3D-IC的混合键合技术中，2026年产业界面临的最大技术钳制在于对铜焊盘表面的纳米级三维形貌控制。
如前所述，由于铜的莫氏硬度低于氧化硅，且抛光液的化学成分通常更易软化铜，CMP加工后自然会形成微小的碟形凹陷（Dishing）。
混合键合要求这种凹陷严格锁定在2-5纳米之间，以保障后续退火工序的热膨胀无缝闭合。 然而，在真实的芯片物理版图中，金属焊盘的尺寸、密度和间距（Pitch）是极度不均匀的。
热力学与流体力学研究表明，当金属焊盘的间距变大（如从2微米增加到4微米），CMP抛光垫在局部区域受到的支撑力减弱，导致局部下陷加深，铜凹陷深度会随之非线性增加；而在焊盘极其密集的细间距区域，维持均匀的凹陷深度变得异常困难，甚至可能出现导致致命短路的铜金属异常突出（Protrusion）现象。
这种芯片设计版图上的不均匀性，倒逼2026年的CMP耗材必须具备极强的“自停止（Self-stopping）”化学钝化特性以及极低的抛光垫局部形变容忍度，这对材料配方的化学-机械动态平衡提出了接近极限的挑战。3. 日益严苛的ESG合规监管与废液环保处理资金压力 化学机械抛光是整个半导体晶圆厂中产生有毒化学废液量最为庞大的单一工序。
现代抛光液体系中包含了大量难以沉降的纳米悬浮颗粒、强氧化剂（如高浓度双氧水）、pH调节剂（如氢氧化钾或氨水）、有毒络合剂以及各类有机防腐剂。
在先进的高产能晶圆厂中，仅仅一个CMP批次产生的混合化学废液量就轻易超过100升。
晶圆厂被迫投入数以亿计的资金用于建立复杂的多级废水生化与物理过滤处理设施，这不仅大幅推高了前端资本支出（CapEx），更带来了沉重的日常环保合规成本。
因此，开发大幅减少有害络合剂使用、降低整体化学品浓度，乃至推广将磨料直接固化在抛光垫上（Fixed-abrasive）以消减游离研磨液用量的“绿色环保型”CMP耗材，已成为2026年材料企业的强制性生存门槛。4. 基础化工原材料供给的极上游约束 CMP抛光材料的性能不仅取决于配方，更受制于基础化工原材料的纯度与一致性。
以硬质抛光垫为例，其核心基材是石油化工衍生出的特种聚氨酯（Polyurethane）预聚物。
国际地缘政治冲突或全球大宗商品周期的剧烈波动，极易导致特种聚氨酯产业链的供给紧张。
由于高端抛光垫对聚氨酯发泡成型过程中的微观孔隙率、孔径正态分布有着极度苛刻的要求，任何处于产业链极上游的基础化工单体的微小批次差异，都会在最终的晶圆平坦度指标上被成倍放大。
这种极上游化工基带的约束，是制约国产抛光垫产能快速稳定放量的核心隐性瓶颈之一。
风险与证伪在通过公开数据构建对2026年CMP产业链的高增长模型时，必须保持高度的风险敏锐度，警惕以下可能在短期内证伪乐观预期的微观与宏观信号。1. 外延式并购激增带来的巨额商誉减值悬剑 随着国产替代红利步入深水区，部分头部材料企业为维持高增长预期，开始通过激进的外延式跨界并购扩展业务版图。
以抛光垫龙头鼎龙股份为例，其在2026年2月完成了对主营新能源材料的皓飞新材的股权收购。
根据会计准则的合并计算，公司因此项收购确认了高达3.79亿元的巨额商誉。
值得高度警惕的是，这7.38亿元的商誉绝对值，已经极其逼近公司2025年全年约7.96亿元的净利润体量，占比高达92.7%。
新能源电池材料与原本极度精密严谨的半导体晶圆材料分属完全不同的技术轨道、客户群与产业周期。
一旦后续团队融合受挫、跨界管理架构出现割裂，或是宏观新能源需求持续不振，必将触发年度减值测试中的巨额商誉计提。
这种财务层面的“洗大澡”将对当期利润表造成毁灭性冲击，直接动摇市场对其内生增长能力的估值逻辑。
了解更多企业跨周期扩张的财务审视，可参阅 研究归档 中的框架模型。2. 产能无序扩张与“内卷式”价格战向成熟制程逆向蔓延 尽管2nm等先进制程与先进封装耗材处于极度的供不应求状态，但在28nm及以上的成熟制程节点，国内CMP材料市场的产能正在迅速形成堰塞湖。
潜在的逻辑崩塌点在于：如果全球技术出口管制引发脱钩加剧，导致国内晶圆代工厂向7nm及以下先进制程的规模化扩产步伐被迫停滞，那么国内庞大的抛光液与抛光垫新增产能将失去高端泄洪口，被迫全部积压在成熟制程红海市场。
这将导致国内化工新材料行业刚刚树立的“利润优先”战略再次退化为恶性的“市占率优先”底线竞争，引发残酷的价格战，从而系统性杀跌整个CMP材料板块的长期盈利中枢与毛利率护城河。3. 颠覆性技术路线更迭带来的“换道超车”与知识产权绞杀风险CMP材料高度依附于当前的半导体光刻与蚀刻技术体系。
首先，在先进封装领域，如果未来出现能够在极大限度上绕过严苛CMP平坦化工序的新型导电粘合剂或激光选择性熔融互连技术，虽然目前处于实验室早期阶段，但一旦突破将直接动摇混合键合专用耗材的市场基石。
其次，海外传统垄断巨头（如杜邦、Entegris）绝不会坐视市场份额被蚕食。
它们极有可能利用其在2nm GAA、HBM4核心技术研发早期的深度参与优势，构建绵密的新材料专利网，并在2026年对快速崛起的中国本土企业发起极具进攻性的专利侵权诉讼，或者利用自身在光刻胶、电子特气领域的广度优势进行排他性的捆绑销售。
这种非对称的商业打击，将直接延缓国产耗材在最前沿工艺上的渗透速度与盈利兑现期。
后续观察变量进入2026年下半年，验证CMP产业链景气度真实延续性及国产替代深度的核心变量如下：观察变量一：HBM4 16层堆叠产品的真实良率曲线及混合键合设备的入场速度。 2026年是三星、SK海力士计划规模化量产16层堆叠HBM4的关键验证节点。
需密切追踪各大晶圆代工厂及封测厂（如台积电CoWoS产线等）内直接混合键合（Cu-Cu direct bonding）相关核心设备的Move-in（搬入）数据，以及与之配套的高纯度纳米硅抛光液的单月消耗量环比数据。
若原厂的HBM产能缺口得到实质性填补，则确切证明混合键合的CMP形貌控制（Dishing）良率问题已被彻底攻克，相关耗材市场将迎来不受制约的爆发式放量。
观察变量二：国产晶圆巨头扩产计划的实质性资本开支（CapEx）执行率与设备中标通告。 产能规划不等于真实需求。
以长鑫存储和长江存储为例，其二期/三期庞大的扩产计划均规划在2026年前后实现投产或大规模设备采购。
跟踪指标不应仅仅停留在双方公布的意向性耗材框架长协上，而应逐月高频追踪诸如北方华创、华海清科等国产半导体设备大厂的真实中标与排产公告。
大型CMP研磨设备的进厂与机台调试（Install），意味着数月之后抛光垫与抛光液的大批量消耗即将到来，这是业绩兑现最坚实的前置先行指标。
观察变量三：底层新材料研磨液（如自研氧化铈与新金属体系）在终端产线的市占率突破进程。 传统的抛光液配方深度依赖氧化硅和氧化铝磨料。
随着3D NAND闪存的立体叠层数向200+甚至300+层极限发展，用于浅沟槽隔离（STI）及层间厚介质去除的氧化铈（Ceria）抛光液，由于其利用化学反应快速咬合氧化硅的极高平坦化效率，正全面替代传统材料。
需严密追踪安集科技等国产龙头企业在其“自研氧化铈抛光液磨料”，以及针对钌（Ru）、钴（Co）等先进制程新型金属抛光液上的大客户工艺导入进展。
FAQQ1：在HBM及先进封装研报中被反复提及的“铜凹陷（Dishing）”到底是什么物理现象？
为什么它对成败如此关键？ A： “铜凹陷（Dishing）”是CMP化学机械抛光过程中的一种伴生三维物理形貌现象。
在对含有金属铜互连线和绝缘介质（通常为氧化硅）的混合晶圆表面进行抛光时，由于铜金属的物理材质（莫氏硬度）相对较软，且抛光液中的氧化剂与络合剂化学成分对铜的腐蚀性通常远强于氧化硅，这会导致金属铜区域被研磨得比周围的绝缘介质更深，从而在微观截面上形成微小的碟状下凹坑。 在传统的平面晶体管工艺中，Dishing是一种需要被极力避免的“缺陷”，因为它会导致金属导线的有效截面积变小，从而增加电路的阻容延迟（RC Delay）。
然而，在当前最前沿的“混合键合（Hybrid Bonding）”技术中，Dishing却被工程师极其精妙地“逆向利用”了。
为了实现高密度无凸点（Bump-less）的直接键合，必须要求在CMP完成后，铜金属焊盘精确地凹陷于周边氧化硅介质表面2至5纳米。
其精妙之处在于：当两片晶圆在室温下进行机械贴合时，首先是突出的氧化硅表面通过范德华力与氢键实现电介质结合，此时微微凹陷的铜避免了提前接触而撑开介质层；随后在约300摄氏度的退火加热工序中，由于铜的热膨胀系数大幅高于氧化硅，原本凹陷的铜刚好受热膨胀突起，与对面的铜焊盘发生极其紧密的挤压接触，从而实现完美的金属原子晶格扩散连接。
如果凹陷大于5纳米，热膨胀量不足以使铜面接触，将导致芯片内部大量断路；如果凹陷小于2纳米甚至凸起，铜会提前接触导致介质层无法完美键合而报废。
因此，纳米级精确的Dishing控制是混合键合能够商业化的绝对物理前提。
Q2：为什么集成电路制程从7nm演进到2nm，单片晶圆上的CMP工序步骤会发生如此大幅度的跃升？ A： 摩尔定律的极致微缩早已不再是单纯依靠光刻机缩小物镜孔径的游戏，而是三维立体结构的极度复杂化堆叠。
首先，晶体管的底层架构从7nm及5nm时代的FinFET（鳍式场效应晶体管）向2nm时代的GAA（全环绕栅极）发生根本性转变。
GAA架构引入了多层悬空的纳米片（Nanosheet）堆叠三维结构，这种架构在制造过程中需要极其频繁的牺牲层薄膜沉积和各向异性刻蚀。
每完成一次微观立体结构的构建，都必须通过CMP工艺将整体表面重新“归零”至绝对的平坦状态，否则极紫外光刻（EUV）极浅的景深将导致下一层曝光图像严重失真。
其次，为了解决晶体管缩小后极度拥挤的金属导线发热与电阻飙升问题，2nm及以下制程在底层的局部互连层（Local Interconnect）开始大规模引入钴（Cobalt）、钌（Ruthenium）甚至钼（Molybdenum）等具有更好抗电迁移特性的新型金属来替代传统的铜或钨。
这些极其难以蚀刻的新材料的每一次集成加工，都必须辅以专属研发的新型化学体系抛光液和额外的CMP研磨步骤，这使得原本不到20道的工序总步数在2nm时代轻松突破28道甚至30道以上的物理极限。
Q3：AI算力芯片热潮是如何在物理层面上消耗海量且昂贵的抛光垫和抛光液的？ A： 以英伟达H100、B200系列为代表的AI大算力芯片，其在物理晶圆制造层面的最显著特征就是“极度庞大的单芯片面积”和“极度厚重的三维异构封装”。
首先，庞大逼近光罩尺寸极限（Reticle limit）的逻辑裸晶（Die），对整片300mm晶圆内的抛光平整度一致性（WIWNU）提出了极其变态的容错下限要求。 更重要的是，几乎所有的高端AI加速芯片都极度依赖先进封装体系（例如台积电的CoWoS等2.5D/3D技术）来实现
核心逻辑
Die与多颗高带宽内存（HBM）在极短距离内的海量数据高速吞吐。
在这个三维封装过程中，为了让芯片内部的电学信号能够垂直穿透硅基板导通，需要使用硅通孔（TSV）技术制造数以万计的垂直导电柱。
TSV工艺中需要向极深的孔洞内电镀填充极厚的高纯度铜（厚度通常达5微米至50微米）。
在完成填充后，应使用极其暴力的“硅通孔露铜（TSV Reveal）”CMP工艺。
这要求抛光液具备极强的化学氧化性与超高浓度的磨料，以高达500–1500 nm/min的极速材料去除率（MRR）进行晶圆背部减薄，从而暴露出内部的铜柱基端。
同时，动辄8层乃至16层堆叠的HBM内存晶圆，同样需要对每一个脆弱的薄膜存储层进行纳米级的精准抛光。
正是这种算力硬件结构中无处不在的“超厚金属层物理剥离”及“极精密三维介质抛光”需求，从根本上拉动了超纯抛光液与高切削力修整垫成倍于逻辑代工的耗材消耗量。
欲深入了解宏观金融周期如何向此类底层硬科技资产传导，建议阅读本站的 宏观利率 框架分析。
参考来源
常见问题
为什么它对成败如此关键？
“铜凹陷（Dishing）”是CMP化学机械抛光过程中的一种伴生三维物理形貌现象。 在对含有金属铜互连线和绝缘介质（通常为氧化硅）的混合晶圆表面进行抛光时，由于铜金属的物理材质（莫氏硬度）相对较软，且抛光液中的氧化剂与络合剂化学成分对铜的腐蚀性通常远强于氧化硅，这会导致金属铜区域被研磨得比周围的绝缘介质更深，从而在微观截面上形成微小的碟状下凹坑。 在传统的平面晶体管工艺中，Dishing是一种需要被极力避免的“缺陷”，因为它会导致金属导线的有效截面积变小，从而增加电路的阻容延迟（RC Delay）。 然而，在当前最前沿的“混合键合（Hybrid Bon…
为什么集成电路制程从7nm演进到2nm，单片晶圆上的CMP工序步骤会发生如此大幅度的跃升？
摩尔定律的极致微缩早已不再是单纯依靠光刻机缩小物镜孔径的游戏，而是三维立体结构的极度复杂化堆叠。 首先，晶体管的底层架构从7nm及5nm时代的FinFET（鳍式场效应晶体管）向2nm时代的GAA（全环绕栅极）发生根本性转变。 GAA架构引入了多层悬空的纳米片（Nanosheet）堆叠三维结构，这种架构在制造过程中需要极其频繁的牺牲层薄膜沉积和各向异性刻蚀。 每完成一次微观立体结构的构建，都必须通过CMP工艺将整体表面重新“归零”至绝对的平坦状态，否则极紫外光刻（EUV）极浅的景深将导致下一层曝光图像严重失真。 其次，为了解决晶体管缩小后极度拥挤的金属导…
AI算力芯片热潮是如何在物理层面上消耗海量且昂贵的抛光垫和抛光液的？
以英伟达H100、B200系列为代表的AI大算力芯片，其在物理晶圆制造层面的最显著特征就是“极度庞大的单芯片面积”和“极度厚重的三维异构封装”。 首先，庞大逼近光罩尺寸极限（Reticle limit）的逻辑裸晶（Die），对整片300mm晶圆内的抛光平整度一致性（WIWNU）提出了极其变态的容错下限要求。 更重要的是，几乎所有的高端AI加速芯片都极度依赖先进封装体系（例如台积电的CoWoS等2.5D/3D技术）来实现
